• EDSFair2011 2011年1月27日(木)、28日(金)開催予定!	EDSFair2010にご参加いただき、誠にありがとうございました。
  • Home
  • EDSFairについて
  • 出展者検索
  • 出展者セミナー
  • 特設ステージ
  • 特別ゾーン
  • 新興ベンダ・ガイド・ツアー
  • FPGA/PLD Design Conference
  • 交通アクセス / 宿泊
  • プレスルーム
  • お問い合わせ

 出展者詳細 アートグラフィックス
316 

アートグラフィックス
Artgraphics

出展物紹介

EDSFair2010では、コスト・パフォーマンスの優れたRTLインスペクション・ツールとソフトウェアIPを紹介 します。

ソフトウェアIPは、高性能のEDAツールを開発する為に欠かせない基本機能、及び、より高度の機能を提供するソフトウェア・パッケージです。ソフトウェアIPは、性能面においてSTL (Standard Template Library)やC/C++ライブラリー機能よりも優れています。

RTLインスペクション・ツールは、ソフトウェアIPを用いて開発された高性能のRTLツールで、SystemVerilogパーサー、elaborator、高速論理合成, 及び、高速論理最適化から構成されています。性能に妥協せずに低コストを追及する設計環境構築の一助になる事を提案します。


We will be presenting two classes of products: software IP and an RTL inspection tool.

The software IP provides a cost-performance effective solution to high-performance EDA tool development. It includes advanced methods as well as elementary methods of which functionality is fundamental in EDA tool development. The methods of the software IP are highly efficient and superior to STL (Standard Template Library) and C/C++ libraries.

The RTL inspection tool is built on top of the software IP and comprises a SystemVerilog parser, an elaborator, a fast RTL synthesizer, and a fast RTL optimizer. The tool is to offer a cost-performance effective solution to RTL design.


連絡先

EDA開発部
EDA Development Department
TEL:03-3694-7443   FAX:03-3697-9017
E-mail:kazuya.shinozuka@nifty.com

所在地

〒124-0012
東京都葛飾区立石8-14-1
8-14-1 Tateishi, Katsushikaku-ku,
Tokyo,Japan

出展者一覧 / 検索 に戻る