• EDSFair2011 2011年1月27日(木)、28日(金)開催予定!	EDSFair2010にご参加いただき、誠にありがとうございました。
  • Home
  • EDSFairについて
  • 出展者検索
  • 出展者セミナー
  • 特設ステージ
  • 特別ゾーン
  • 新興ベンダ・ガイド・ツアー
  • FPGA/PLD Design Conference
  • 交通アクセス / 宿泊
  • プレスルーム
  • お問い合わせ

 出展者詳細 東京大学 VDEC

東京大学 VDEC
The University of Tokyo VDEC


東京大学大規模集積システム設計教育研究センター (VDEC) は、1996年に発足したマルチチップによるLSI試作のための全国共同利用センターである。65nm から 1.2um まで、先端プロセスから安価なプロセスまで幅広い品種のLSIの試作が可能である。
利用は大学・高専に限られるが、企業との共同研究/委託研究等の場合にも制限はあるが利用することができる。また、VDEC では LSI 試作のために必要となる CAD ソフトウェアと各種ライブラリの整備、各種講習会や技術セミナーの開催、LSI のテスト・評価システムの整備といった LSI の設計・試作・評価に関するサポートと教育活動を積極的に行ってきた。
本ブースでは、VDEC の活動内容を紹介する。

VLSI Design and Education Center (VDEC), which is located in the University of Tokyo and shared by users all over Japan, was established in May, 1996. As an intellectual education center on VLSI technology, VDEC aims at improvements of instruction on VLSI design and supports on VLSI chip fabrication for national universities, public universities, private universities and colleges in Japan. For these purposes, VDEC performs various kinds of activities including distributing VLSI design information, providing CAD software and licenses and supporting chip fabrications. With helps and supports from universities, related government ministries and semiconductor industry, active services provided by VDEC have been growing extensively since its beginning.

Nowadays, wide variety of VLSI fabrication technologies including 65nm to 1.2um, various kinds of popular CAD software, and mesurement facilities are provided through VDEC.


VDEC   FAX:03-5841-8912


2-11-16 Yayoi Bunkyo-ku, Tokyo
Room411, Takeda Bldg., Univ. of Tokyo

出展者一覧 / 検索 に戻る