• EDSFair2011 2011年1月27日(木)、28日(金)開催予定!	EDSFair2010にご参加いただき、誠にありがとうございました。
  • Home
  • EDSFairについて
  • 出展者検索
  • 出展者セミナー
  • 特設ステージ
  • 特別ゾーン
  • 新興ベンダ・ガイド・ツアー
  • FPGA/PLD Design Conference
  • 交通アクセス / 宿泊
  • プレスルーム
  • お問い合わせ

 出展者詳細 広島大学 アルゴリズム論研究室
213 

広島大学 アルゴリズム論研究室
Laboratory of Algorithm Engineering, Hiroshima University

出展物紹介

本システムは、回路分割、分割された各部分回路の配置・配線による(上層、下層各々の)1層基板設計機能、残った配線の中間層配線機能、並列処理による高速処理機能、などからなる多層プリント基板設計支援システムである。多層プリント基板設計の制約条件の多さや複雑さから、完全自動設計システムよりは設計支援システムを目指して研究開発を推進している。

本システムの対象は、1枚の多層プリント基板レイアウト設計である。1層設計では、基板の片側(上層と呼ぶ)のみを部品の配置と部品間の配線に用い、埋め込めなかった配線はジャンパー線として実現する。2層設計では、上層を配置・配線に使用する。下層は上層に埋め込めなかった配線用のみに使用するか、配置・配線両方に使用するか、選択可能である。3層以上の設計では、上層と下層を配置・配線に使用し、中間層は配線のみに使用する。

本システムの特徴は、配置・配線を同時に行うことにより、生成されるプリント基板レイアウトにおけるジャンパー線数や中間層配線数の減少を目指していることである。

その一方で、得られるプリント基板レイアウトが大きくなる傾向があること、および部品の指定位置配置が必ずしも容易ではないこと、等の欠点もある。これに対する解決方法として、物理的制約条件を維持しながら配置・配線を改良することにより基板レイアウト面積を縮小するコンパクション機能も実装している。部品の指定位置配置については、基盤周囲への配置機能を組込み実装中である。

MULTI-PRIDE is a system for supporting multi-layered printed wiring board design. It consists of
(i) circuit bipartition,
(ii) placement and routing on each outside layer,
(iii) modification of wiring and compaction,
(iv) routing on inside layers, and
(v) parallel processing for routing.

We have been developing MUTI-PRIDE as a system for interactively supporting printed wiring board design. This is because there are too many restrictions and conditions to be met by a complete automatic designing system.

MULTI-PRIDE constructs one printed wiring board consisting of n layers for n >= 1. When n=1, only one layer (called an outside layer) is used for placement and routing, and unsatisfied connection requirements are realized as jumpers. When n=2, the one layer is used for placement and routing, and there is choice for the other layer: it is used for realizing unsatisfied connection requirements left on the the first layer, or it is used for both placement and routing. When n>=3, the first and the last layers are called outside layers, and any other layer is called an inside layer that is exclusively used for routing. Elements (ICs, resistors, capacitors, and so on) are placed on one or both of the outside layers and routing is done on outside layers and/or inside layers. Inside layers are to be provided if any connection requirement remains unsatisfied after routing on outside layers: inside layers are added one by one until all connection requirements are satisfied.

The main point of MULTI-PRIDE is that placement and routing can be done simultaneously so that the number of jumpers or wiring on inside layers may be reduced.

On the other hand, there is still room for improvement: it is likely to produce layouts that are larger than expected, and it is not necessarily easy to place elements at specified locations of boards.

As improvement, compaction of layouts by modifying placement and routing with physical conditions maintained has been implemented. We are going to implement functions of placing some elements to the border of a board.


連絡先

広島大学 大学院工学研究科情報工学専攻
Department of Information Engineering, Graduate School of Engineering, Hiroshima University
TEL:082-424-7662   FAX:082-422-7028
E-mail:twatanabe@infonets.hiroshima-u.ac.jp
URL:http://www.infonets.hiroshima-u.ac.jp/

所在地

〒739-8527
広島県東広島市鏡山一丁目4-1
Kagamiyama 1-4-1, Higashi-Hiroshima City,
Hiroshima, Japan

出展者一覧 / 検索 に戻る