プレスルーム

ケイデンス、Common Platform アライアンス向けにRTLからGDSIIまでを網羅した32/28ナノメーター低消費電力のSilicon Realizationリファレンス・フローを提供

「設計意図の統合化」、「設計データの抽象化」、および「設計の収束」機能により、先端のシリコン設計への確固たる手法が実現

電子設計のイノベーションで世界をリードするケイデンス・デザイン・システムズ社(本社:米国カリフォルニア州サンノゼ市、以下ケイデンス)は、1月17日(米国現地時間)、Common Platform™テクノロジをターゲットとした32および28ナノメーター設計向けの認定済みリファレンス・フローを発表しました。ケイデンスは、Common Platform アライアンス のメンバー企業であるIBM、GLOBALFOUNDRIES、およびSamsung Electronicsと緊密な協業を行い、先端ノード、低消費電力のhigh-k メタル・ゲート・テクノロジ向けにRTL合成からGDSIIサインオフまでを網羅した包括的なフローを開発しました。
Common Platform アライアンス・テクノロジ向けの新しい「Silicon Realization(シリコンの実現)」のためのリファレンス・フローは、Encounter® RTL Compiler、 Encounter Test、Encounter Conformal、Encounter Digital Implementation (EDI) System、 Cadence Litho Physical Analyzer、 Cadence QRC Extraction、 Encounter Timing System、およびEncounter Power Systemを含むケイデンスのEncounter フローを中心に構築されています。フローは、32および28ナノメーターのARM®の 低消費電力フィジカル・ライブラリを使用して認定され、設計プロセス全体において消費電力に関する意図を維持するために、Common Power Format (CPF)に対応した Cadence Low-Power Solutionを採用しています。
このリファレンス・フローは、レイアウトを考慮した合成、大規模設計の迅速な最適解探索とフィジカル・プロトタイピング機能、マルチモードおよびマルチモード・コーナー解析と最適化が可能な先進的なタイミングとシグナル・インテグリティの同時最適化機能、コンテクストを考慮した配置、先進的なOCVを考慮したクロックツリー合成、リソグラフィを考慮した配線、そしてタイミングおよび消費電力のためのin-designサインオフ解析など、主要なファウンダリ企業による認定テクノロジを網羅しています。さらに、32および28ナノメーター・プロセスでの製造性確認のために、コンカレントなDFM(in-design DFM)テクノロジがオン・デマンドで利用可能となっています。ケイデンスのSilicon Realizationリファレンス・フローは、あらゆる点において最高の品質を維持しながら同時に消費電力を大幅に削減するために十分に最適化されており、Common Platform アライアンスの32および28ナノメーター・プロセスをターゲットとした革新的なエレクトロニクス設計にたいして、製品の市場投入期間の短縮という大きな利点を提供します。
先日発表したSilicon Realization フローは、ケイデンスが提唱するEDA360ビジョンを実現するケイデンスの最新ソリューションです。EDA360ビジョンは、今日の複雑な設計課題に対応するために業界全体での協業を提唱しています。

この32および28ナノメーター・テクノロジ向けの設計ソリューションおよび先進技術は、2011年1月18日(米国時間)に米国カリフォルニア州サンタクララ市のSanta Clara Convention Centerで開催されたCommon Platform Technology Forumにて公開されました。フォーラムの詳細については、以下のURLをご参照ください。
www.commonplatform.com


Common Platformアライアンスを代表したGary Patton氏(IBM Semiconductor Research and Development Center、Vice President)のコメント:
「我々は、共通のお客様が32および28ナノメーター・テクノロジを使用して製品を差別化できる最適な設計フローを実現するために、ケイデンスと緊密に協業を行いました。ケイデンスのSilicon Realization ソリューションは、Common Platformアライアンスの32および28ナノメーターでのhigh-k メタル・ゲート・テクノロジをターゲットとした最適化された包括的なソリューションであり、お客様の成功を支援するという共通のコミットメントを実行したものです。」

ケイデンス・コメント:
Chi-Ping Hsu(米国ケイデンス、Senior Vice President, Research and Development, Silicon Realization Group):
「ケイデンスは、設計収束のさらなる予測性、優れたシリコン品質、および設計生産性の向上を求める先端の設計者を支援するために、Common Platformのメンバー企業との協業により、シリコン上で実証済みのツール、包括的フローおよびメソドロジを統合しました。Silicon Realizationに向けた先端ノードで低消費電力向けソリューションにおけるケイデンスとCommon Platform アライアンスとの緊密な協業は、 シリコンの成功への迅速なパスを設計者に提供します。」



主催者

メディアパートナー

Tech-On

EDN Japan

半導体産業新聞

EE Times Japan

同時開催

このページの先頭へ

出展をご検討の方
個人情報保護方針 | 著作権について | お問い合わせ / ご意見・ご要望 | 交通アクセス | サイトマップ