プレスルーム

STARCがミックスシグナル設計フローSTARCAD-AMSにジーダットのAmperを認証

 株式会社ジーダット(本社:東京都中央区、社長:石橋眞一、以下「ジーダット」)は、半導体理工学研究センター(本社:神奈川県横浜市、社長:下東勝博、以下「STARC」)が提唱する次世代Mixed Signal設計フローSTARCAD-AMSにおいて、ジーダットのカスタムLSI向け自動素子配置ツールAmperが認証されたことを発表しました。
Amperは、高精度かつ高速なアナログブロックの面積見積り要求において、STARC が設定した評価基準である、制約遵守、実行までの操作時間5分以内、自動配置時間5分以内、高精度配置結果、マニュアル修正を含めたTotal配置時間の5つを、複数のEDAツールの中で唯一クリアしました。
Amperは、回路に登録された配置制約(シンメトリ、ペア、アライン)を遵守し、配線領域を考慮に入れた高精度な素子配置を高速に行うことにより、アナログブロックの面積見積りを高精度かつ高速に行います。またこの高度な能力により、設計者の意図した精度の高いフロアプラン結果を極めて短時間で得ることができます。Amper は面積見積り及びフロアプランの作業時間を大幅に効率アップするばかりでなく、作業の手戻りを激減させ、アナログ設計期間を大幅に短縮します。Amperはジーダットの設計プラットフォームα-SX上で稼動するほか、Cadence社の設計プラットフォームIC6.1.4(OA)にプラグインして使用することができます。
「我々の評価では、かなり高い要求目標をあげましたが、ジーダットのAmperはこの要求を唯一クリアし、完全自動化の難しいアナログ設計において、十分に実用的なツールだと思います。Amperを利用することで高精度な面積見積り結果を高速に得ることができるので、回路設計・仕様の見直しやサイズとのトレードオフの検討を早い段階で行うことができ、ビジネス上大変有利になるだけでなく、重大な手戻りを防止することが出来ます。また、高精度なフロアプランを高速に行うことが出来るので、レイアウト設計からの後戻り回数を削減し、かつ品質の高い設計が行えるようになります。これにより、ポストレイアウト全体検証までの期間を大幅に短縮することが可能になりました」と、STARC開発第2部Mixed Signal開発室長の坪井邦彦氏は語っています。
アナログ/ミックスシグナルを含むカスタムLSI設計は、SoCデザインにおける設計期間短縮のクリティカルパスになっており、設計効率化が従来に増して最も大きな課題となっています。ジーダットの目標は設計期間を1/10に短縮することであり、Amper を始めとする様々な自動設計ツールの機能強化を継続するとともにカスタムLSIにフォーカスした市場に新たなソリューションを提供してまいります。



主催者

メディアパートナー

Tech-On

EDN Japan

半導体産業新聞

EE Times Japan

同時開催

このページの先頭へ

出展をご検討の方
個人情報保護方針 | 著作権について | お問い合わせ / ご意見・ご要望 | 交通アクセス | サイトマップ