プレスルーム

アルデック社、ハードウェア・アシスト・シミュレーション 環境にMirror-Boxデバッグ・テクノロジを実装

混在言語での検証およびASIC、FPGAデバイス向け最先端設計ツールのパイオニアであるAldec, Inc. (以下 アルデック社)は、本日HESにMirror-Boxという独自のデバッグ・テクノロジを実装したことを発表します。

アルデック社のVice PresidentであるDavid Rinehartは次のように述べています。「当社はエレクトロニクス設計・検証業界でのテクノロジ・リーダーとして、Mirror-Boxのような新技術を投入して検証エンジニアのニーズに応えるように心がけています。この新技術によって、ハードウェアに実装されたデザインとHDLシミュレータの結果を素早く比較し正当性を確認できるため、デバッグの生産性を大きく向上します。」

Mirror-Boxデバッグ・テクノロジ
チップの集積度の増加に伴いデザインはより複雑化し、機能検証の労力と時間が増加しています。アルデック社では、エンジニアが検証作業とデバッグに要する論理合成や配置配線の繰返しを少なくするためにMirro-Boxという新しいデバッグ・テクノロジをHESに盛り込みました。Mirror-Boxではアクセラレーション対象のどのモジュールでも指定でき、同一のモジュールを2つ生成して実装します。1つはアクセラレーションボード上のFPGA、もう1つはHDLシミュレータに実装されます。

Mirror-Box の利点
・検証時間の削減 - Mirror-Boxに指定したモジュールは論理合成と配置配線を再実行することなく、どのモジュールでもFPGA上のモジュールとHDLシミュレータ上のモジュールを簡単に入れ替えることができます。その為、デバッグ中にFPGAを何度も焼き直すという時間のかかる作業から解放され、1日でより多くのエラーやバグを検出することができます。
・イン・ハードウェア検証 - RTL シミュレーションとFPGA上の同一モジュールの出力結果を実行時に比較できます。その為、シミュレーション・モデルとハードウェア実行結果の不一致を素早く検出します。
・柔軟性 - Mirror-Boxの設定を行っていれば、RTLを変更した際に変更したモジュールをHDLシミュレータ、その他のモジュールはFPGA上で動作をさせることができます。

ホワイト・ペーパーとWebinar等の詳細情報は www.aldec.com/products/HES をご参照ください。

HESについて
HESは、特許を取得した大規模、複雑なSoC向けのハードウェア・ベースの検証システムです。同じシステムでシミュレーション・アクセラレーション、SoCエミュレーション、HW/SWコ・ベリフィケーション、ソフトウェア先行開発、ESLコ・シミュレーション、プロトタイピングという多様な用途で利用できます。HESにはSCE-MI 2.0のトランザクション・レベル・モデリング(TLM)が含まれており、アルデック社、Dini Group® 社、Synopsys® 社のHAPSTM、または社内製のプロトタイピング・ボードを使用して、最大3,700万ASICゲートまでの高速なエミュレーションを実行します。

アルデック社について
アルデック社は、エレクトロニクスデザイン検証のリーディングプロバイダです。RTLデザイン作成、RTLシミュレータ、ハードウェアを用いた検証、デザインルールチェック、IPコア、DO-254検証コンサルティング、軍事/航空宇宙向けソリューションといったパテントを取得したテクノロジを提供しています。

HES、DVM、Riviera-PRO。Active-HDL、Aldec はアルデック社の商標です。その他全ての商標または登録商標は当該各社に帰属します。

お問合せ先
アルデック・ジャパン株式会社 藤永 康博
TEL:03-5312-1791
sales-jp@aldec.com



主催者

メディアパートナー

Tech-On

EDN Japan

半導体産業新聞

EE Times Japan

同時開催

このページの先頭へ

出展をご検討の方
個人情報保護方針 | 著作権について | お問い合わせ / ご意見・ご要望 | 交通アクセス | サイトマップ