出展者詳細 メンター・グラフィックス・ジャパン(株)
501 

メンター・グラフィックス・ジャパン(株)
MENTOR GRAPHICS JAPAN CO., LTD.

出展物紹介

メンター・グラフィックスは、進化を続ける半導体テクノロジや、SoC、PCB/PWB、SoS開発における様々な課題に対応するソリューションを提供しています。さらにパートナーと協業することでソリューションをより強固なものにしています。今回のEDS Fairでは、メンター・グラフィックスの業界をリードするソリューション紹介はもちろんのこと、アーム、グローバルファウンドリーズ、SMIC、ザイリンクス、富士通セミコンダクター、ナショナルインスツルメンツ各社からのソリューションも併せてご紹介します。是非メンター・グラフィックスのブースにお立ち寄りいただき、皆様の課題を解決するソリューションをお持ち帰りください。(社名順不同)


出展者セミナー

1月27日(木) 時間:14:30 〜 15:15   会場:E204
機能検証の期間短縮と品質向上の両立を実現するトータルソリューション
一政 貴志
テクニカル・セールス本部 Front-endソリューショングループ アプリケーションエンジニア
設計規模の増大と、市場競争の激化を受け、現代のLSIの機能検証は益々高度化、複雑化し、機能検証では期間短縮と品質向上という一見相反する課題を同時に解決することが求められています。設計者、管理者の皆様が抱えるこの非常に難しい課題に対して、メンター・グラフィックスは包括的なソリューションを提供します。
このセッションでは、「既に広く広まっている一般的な検証環境に対して、新規技術をどのように適用していくか。」といった具体的なソリューションを交えてご紹介します。
1月28日(金) 時間:11:30 〜 12:15   会場:DM3
ESLが導く新たな設計フロー
渡邊 智昭
テクニカル・セールス本部 Front-endソリューショングループ シニアアプリケーションエンジニア
ソフトウェアとハードウェアの両面からSoCプロジェクトを成功させる取り組みとして多くのユーザがESLメソドロジの導入を始めています。
SoCをより短期間で開発するにはソフトウェア開発・検証の前倒しが重要な要素となります。仮想環境やエミュレーションを使用したソフトウェア検証、さらにはポスト・シミュレーション・デバッグ、ポスト・エミュレーション・デバッグなどの先進の技術が実用化されています。そしてハードウェアとしての性能、コスト、消費電力の多岐にわたるトレードオフから最適かつ高品質な実装を早期に完了するための仕組みとして更に高位合成ツールは進化してきました。より複雑化した大規模なSoC開発におけるソフトウェアとハードウェアの双方で成功するためのキーテクノロジとしてのメンター・グラフィックスのESLメソドロジのフローをご紹介いたします。
1月28日(金) 時間:13:30 〜 14:15   会場:DM6
先端プロセスに対応した最新のCalibreレイアウト検証ソリューション
盛田 博之
テクニカル・セールス本部 Calibre PV グループ マネージャー
先端プロセスでは、従来のDRCやLVSといった従来の検証手法では対応できなくなっており、歩留まりや製造ばらつきを考慮した複雑なレイアウト検証、信頼性を考慮した検証ソリューション、より高精度な寄生抽出が必要とされています。このセッションでは、この様な要求に対応したCalibreの最新ソリューションを適用事例を交えてご紹介します。
1月28日(金) 時間:14:30 〜 15:15   会場:DM6
Olympus-SoC - Next Generation Place and Route for 28nm
中村 龍生
テクニカル・セールス本部 P&Rグループ シニアアプリケーションエンジニア
28nm以下というディープサブミクロン・プロセス時代の到来により、最先端SoCには非常に多くの機能が搭載可能となりました。しかし一方で、設計者は、設計期間や設計品質を左右する数々の問題に直面しています。例えば、デザインの大規模化、厳しい低消費電力要求、モード・コーナー数の増加による設計の高難度化、増大する製造ばらつき、といった問題は設計期間や品質に大きな影響を与えます。このセッションでは、このような先端プロセスノードでの問題を、Olympus-SoC配置配線システムで、いかに効率的に解決するかについてご紹介します。
1月28日(金) 時間:15:30 〜 16:15   会場:E204
Tessent YieldInsightを用いた故障要因の効果的な統計的推定方法について
西垣 光泰
富士通セミコンダクター株式会社 デバイス技術統括部 プロダクト技術部 プロダクトエンジニア
ロジック不良において、デバイスの故障ログを元に故障位置を推定し該当箇所の物理解析を行うというフローは、昨今一般的となりました。また、システマチックな故障モードを解析する場合には、複数デバイスの結果を統計的に処理することが推定精度向上に貢献します。このセッションでは、統計的故障推定にあたりTessent YieldInsightを用いて、実製品で故障診断を行った際の有効性を報告します。さらに、より効果的かつ診断サンプル数を最小化できる手法も合わせてご紹介します。
1月28日(金) 時間:16:30 〜 17:15   会場:E204
機能検証の期間短縮と品質向上の両立を実現するトータルソリューション
一政 貴志
テクニカル・セールス本部 Front-endソリューショングループ アプリケーションエンジニア
設計規模の増大と、市場競争の激化を受け、現代のLSIの機能検証は益々高度化、複雑化し、機能検証では期間短縮と品質向上という一見相反する課題を同時に解決することが求められています。設計者、管理者の皆様が抱えるこの非常に難しい課題に対して、メンター・グラフィックスは包括的なソリューションを提供します。
このセッションでは、「既に広く広まっている一般的な検証環境に対して、新規技術をどのように適用していくか。」といった具体的なソリューションを交えてご紹介します。

連絡先

マーケティング部
Marketing Division
TEL:03-5488-3035   FAX:03-5488-3032
E-mail:mktg_mgj@mentor.com
URL:http://www.mentorg.co.jp

所在地

〒140-0001
東京都品川区北品川4-7-35 御殿山ガーデン
Gotenyama Garden 4-7-35, Kita-shinagawa, Shinagawa-ku, Tokyo 140-0001, Japan

出展者一覧 / 検索 に戻る

主催者

メディアパートナー

Tech-On

EDN Japan

半導体産業新聞

EE Times Japan

同時開催

このページの先頭へ

出展をご検討の方
個人情報保護方針 | 著作権について | お問い合わせ / ご意見・ご要望 | 交通アクセス | サイトマップ