出展者詳細 REAL INTENT, INC.
211 

REAL INTENT, INC.
世界初 日本発 新製品

出展物紹介

リアルインテントは、ASICおよびFPGA設計のための自動検証ソリューションを提供することによって、検証の信頼性を提供しています。 技術革新とフォーマル技術のユニークなアプリケーションを通じて、リアルインテントは重要な設計および検証の問題に強力なソリューションを提供しています。 EDSFairの出展製品は、早期自動機能検証のためのAscent製品が含まれており、クロックドメインクロッシング検証のためのMeridian CDC製品および設計上の制約検証のためのPureTime製品です。 世界40社以上の主要顧客にて使用されており、リアルインテントのツールは最も複雑な設計を実現するために役立っています。

Real Intent, Inc. delivers verification confidence by providing automatic verification solutions for ASIC and FPGA designs. Through innovation and unique application of formal techniques, the Real Intent tools provide powerful solutions to important design and verification problems. Exhibited products at EDSFair include Ascent for early functional verification; Meridian CDC for Clock Domain Crossing verification; and PureTime for design constraints validation. In use at over 40 major customers worldwide, Real Intent tools help make the most complex designs possible.


出展者セミナー

1月27日(木)
世界初
日本発
時間:12:30 〜 13:15   会場:DM3
What You Need to Know for Effective CDC Verification
Pranav Ashar
CTO of Real Intent,Inc.
クロックアーキテクチャの複雑さが大きくデザインに要求されてきています。 伝統的に複数のチップに分散された機能は、現在シングルチップに統合されています。 その結果、クロックドメインの数は増加している(CDC)の検証を横断するクロックドメインは、ますます重要かつ複雑になっています。 CDCの分析ツールの有効性については、設計者/検証エンジニアは、その完全かつ正確な制約は、CDCのツールを提供することができる/リセットアーキテクチャ設計のクロックの十分な知識を持っている必要があります。 この知識は、設計者は/検証エンジニアは、意味深長にかつ効率的にCDCの分析結果を理解するのに役立ちます。 本セミナーでは、デザイナー/検証エンジニアは、効果的なCDCの検証を実行するには、知っておく必要がありますかについて説明します。

The complexity of clock architectures is growing with larger designs.
Functionality that was traditionally distributed among multiple chips is now integrated into a single chip. As a result, the number of clock domains is increasing and Clock domain crossing (CDC) verification has become increasingly complex. The effectiveness of CDC analysis tools requires that designers have detailed knowledge of the design’s clock/reset architecture so that complete and accurate constraints can be provided to CDC tools. The knowledge also help designers review the validity of CDC analysis results meaningfully and efficiently. This seminar discusses what designers need to know in order to perform effective CDC verification.
1月28日(金)
世界初
日本発
新製品
時間:10:30 〜 11:15   会場:DM3
Efficient & Practical Prevention of X-Related Bugs
Pranav Ashar
CTO of Real Intent,Inc.
設計者は、ゲートレベルのネットリストをRTLシミュレーションの結果と同じ結果を生成することを確認する必要があります。 X伝搬では、ゲートレベルとRTLの機能の違いの主な原因となっています。?それはXのソースを識別し、ゲートにRTLからの伝播を追いかけて痛みと時間のかかるプロセスです。 論理等価性チェッカーは、X -伝搬およびゲートレベルのシミュレーションが非常に遅いです無視してください。 このように"X - Propは"実際のバグの危険なマスキングにつながる多く発行されます。 このプレゼンテーションでは、表示は、X'sの一般的な原因を説明する方法、および機能に影響を与える彼らを覆い隠してしまう可能実際のバグは回避することは困難である理由。 また、リアルインテントは、Xの伝播によるバグを捕まえるの設計者を支援するために、ユニークで効率的なソリューションの開発に克服している課題について説明します。

Designers must ensure that their gate level netlist produces the same results as the RTL simulation results. X-propagation is a major cause of differences between gate level and RTL functionality. It is a painful and time consuming process to identify X sources and chase their propagation from RTL to Gate. Logical equivalence checkers ignore X-propagation and gate level simulations are very slow. Such “X-Prop” issues often lead to dangerous masking of real bugs. This presentation explains the common sources of X’s, shows how they can mask real bugs that affect functionality and why they are difficult to avoid. It also discusses the challenges that Real Intent has conquered in developing a unique solution to assist designers in catching bugs caused by X propagation efficiently.

連絡先

日本リアルインテント株式会社
営業部
Real Intent, Inc.
Carol Hallett
VP of WW Sales & Marketing
TEL:03-6459-7115    FAX:03-6459-7116
E-mail:support-japan@realintent.com
URL:http://www.realintent.com

所在地

〒104-0031
東京都中央区京橋2-11-6
京橋彌生ビル10階

505 North Mathilda Avenue
Suite 210
Sunnyvale, CA 94085

出展者一覧 / 検索 に戻る

主催者

メディアパートナー

Tech-On

EDN Japan

半導体産業新聞

EE Times Japan

同時開催

このページの先頭へ

出展をご検討の方
個人情報保護方針 | 著作権について | お問い合わせ / ご意見・ご要望 | 交通アクセス | サイトマップ