出展者詳細 愛媛大学 樋上・高橋研究室
322 

愛媛大学 樋上・高橋研究室
Ehime University Higami and Takahashi Laboratory

出展物紹介

私たちの研究グループは,微細化・高速化されたVLSIに対する新しい故障モデルの開発およびそれに基づくテストパターン生成法・故障診断法の開発を行っています.私たちの研究グループでは下記の競争的資金により,テスト診断用EDAツールのプロトタイプを開発しています.
1)(株)半導体理工学研究センター(STARC)との共同研究
断線故障に対する新故障モデルに基づくテストパターン生成法(2006年度〜現在)
断線故障に対する新故障モデルに基づく故障診断ツール(2006年度〜現在)
2)(株)半導体理工学研究センターからの委託研究
微小遅延故障に対する故障診断ツール (2007年度)
遅延故障に対する診断用テストパターン生成ツール (2008年度)

3)科学研究費補助金(科研費)
欠陥検出向けテストパターン生成ツール(2008年度〜現在)
クロック系遅延故障に対するテストパターン生成ツール(2010年度〜)

Our general research interests are test generation and fault diagnosis for high-speed, deep-sub micron chips. Based on following competitive research grants, we are investigating techniques to make the test generation and fault diagnosis tools efficient for small delay faults and open faults.

1)Joint Research of Semiconductor Technology Academic Research Center (STARC)
Teat generation tool for open faults
Fault diagnosis tool for open faults

2)Contract Research of STARC
Fault diagnosis tool for small delay faults
Diagnostic test generation tool for transition delay fault

3)Grant-in-Aid Scientific Research(KAKENHI)
Defect-aware test generation tool
Test generation tool for clock delay faults


連絡先

愛媛大学大学院理工学研究科電子情報工学専攻
Computer Science Graduate School of Science and Engineering Ehime Univ.
TEL:089-927-9957   FAX:089-927-9973
E-mail:takahasi@cs.ehime-u.ac.jp
URL:http://larissa.cs.ehime-u.ac.jp/~takamatu/site1/index.html

所在地

〒790-8577
愛媛県松山市文京町3
Bunkyo-cho 3, Matsuyama, Ehime, JAPAN

出展者一覧 / 検索 に戻る

主催者

メディアパートナー

Tech-On

EDN Japan

半導体産業新聞

EE Times Japan

同時開催

このページの先頭へ

出展をご検討の方
個人情報保護方針 | 著作権について | お問い合わせ / ご意見・ご要望 | 交通アクセス | サイトマップ