出展者詳細 アートグラフィックス
407 

アートグラフィックス
Artgraphics

出展物紹介

EDSFair2011では、コスト・パフォーマンスに優れたRTL設計ツールとソフトウェアIPを紹介 します。

ソフトウェアIPは、高性能のEDAツールを開発する為に欠かせない基本機能、及び、より高度の機能を提供するソフトウェア・パッケージです。ソフトウェアIPは、性能面においてSTL (Standard Template Library)やC/C++ライブラリー機能よりも優れています。

RTL設計ツールは、ソフトウェアIPを用いて開発された高性能のRTLツールで、SystemVerilogコンパイラー、(高速)簡易論理合成機能,SystemVerilog文書生成機能、SystemVerilogシミュレータから構成されています。性能に妥協せずに低コストを追及する設計環境構築の一助になる事を提案します。

We will be presenting two classes of products: software IP and an RTL design tool.

The software IP provides a cost-performance effective solution to high-performance EDA tool development. It includes advanced methods as well as elementary methods of which functionality is fundamental in EDA tool development. The methods of the software IP are highly efficient and superior to STL (Standard Template Library) and C/C++ libraries.

The RTL design tool is built on top of the software IP and comprises a SystemVerilog compiler, a fast RTL synthesizer, a SystemVerilog documentation function, and a SystemVerilog simulator. The tool is to offer a cost-performance effective solution to RTL design.


連絡先

EDA開発部
EDA Development Department
TEL:03-3694-7443   FAX:03-3697-9017
E-mail:info@artgraphics.co.jp
URL:http://www.artgraphics.co.jp

所在地

〒124-0012
東京都葛飾区立石8-14-1
8-14-1 Tateishi, Katsushikaku-ku,
Tokyo,Japan

出展者一覧 / 検索 に戻る

主催者

メディアパートナー

Tech-On

EDN Japan

半導体産業新聞

EE Times Japan

同時開催

このページの先頭へ

出展をご検討の方
個人情報保護方針 | 著作権について | お問い合わせ / ご意見・ご要望 | 交通アクセス | サイトマップ