出展者詳細 名古屋大学 組込みリアルタイムシステム研究室  
316 

名古屋大学 組込みリアルタイムシステム研究室  
Nagoya University, Embedded and Real-Time System Laboratory

出展物紹介

出展題目「システムレベルにおける高速性能見積もりを用いたMPSoCの設計空間探索と性能改善支援」

組込みシステムは大規模、複雑化が進み複数のプロセッサや多様なバスで構成され、アプリケーションの実装方法は多様化している。システムを構成する各機能にはマッピング指定、プロセッサの周波数といった設定項目が多く、構成可能なシステム数は膨大になる。このような広大な探索空間の中から要求を満たす解を見つけることは、人手による探索では不可能に近い。そこで、私たちの研究グループではマルチプロセッサシステムの設計探索を、短期間かつ広範に行う手法とツールを開発している。提案手法は大きく分けて、3段階で構成される。

・SystemBuilder
マッピングの指定に応じて実装の自動合成を行い、実機上での評価までを効率化
しかしながら実装、実行、評価を繰り返すには長い時間が必要になる

・高速性能見積もりモデル
実記上で実装することなく、ある設計候補(マッピング)の性能をPC上で高速に見積もる
SystemBuilderによる実機上での出力ログを用いるため、高精度かつ高速な見積もりが可能

・設計空間探索の効率化
性能見積もりモデルより得られた結果を利用して、大量のマッピングに適用し探索を行う
この探索によって、実行時間とHW面積のパレートが求められる


連絡先

名古屋大学 組込みリアルタイムシステム研究室  
Nagoya University, Embedded and Real-Time System Laboratory

URL:http://www.ertl.jp

所在地

〒464-8601
愛知県名古屋市千種区不老町 IB電子情報館南棟 485号室

出展者一覧 / 検索 に戻る

主催者

メディアパートナー

Tech-On

EDN Japan

半導体産業新聞

EE Times Japan

同時開催

このページの先頭へ

出展をご検討の方
個人情報保護方針 | 著作権について | お問い合わせ / ご意見・ご要望 | 交通アクセス | サイトマップ