出展者詳細 タナーリサーチジャパン(株)
205 

タナーリサーチジャパン(株)
TANNER RESEARCH JAPAN K.K.
新製品

出展物紹介

革新的なアナログIC手法を提案

Tanner EDAは、IC設計に画期的な手法を提案します。アプリケーション間の連携が優れ、機能とパフォーマンスのバランスが最適なTanner EDAは、革新的な設計環境を実現します。
Tanner EDAには、回路設計からシミュレーション、レイアウト、検証まで豊富な機能がそろい、アナログIC、ミックスシグナルICそしてMEMSの設計にご利用いただけます。

Driving Innovation for Analog IC, Mixed Signal & MEMS Design

Breakthrough chip designs begin with Tanner – our cohesive tool suite provides the perfect balance of features and performance that enable design innovation.
Our full flow electronic design automation (EDA) software supports analog and mixed-signal ICs and MEMS designs.


出展者セミナー

1月27日(木) 時間:15:30 〜 16:15   会場:DM6
アナログ設計のボトルネックを解決!回路特性を考慮したレイアウト効率化の方法とは?
工学博士 イスピル ラーグプ
テクニカル マネージャ
ネットリストから回路特性を自動的に判別し、レイアウトを半自動的に生成するHiPer DevGenを中心に、回路設計からレイアウト設計、検証までTanner Toolsの概要を紹介します。
Tanner EDAでは、アナログICのファーストパスに必要な設計環境を、お客様が健全に成長できる価格で提供したいと考えています。

(セッションは日本語です)
1月28日(金) 時間:12:30 〜 13:15   会場:DM6
低コストでもここまで検証できる! “実負荷検証と実測値の比較”やDRC・LVSを紹介
メイン講師: 高槻 蘭也 主任技師
株式会社日立情報制御ソリューションズ 組込みシステム本部 組込みハード開発部
本セッションでは、アナログIC設計の効果的なレイアウト設計・検証に必要な機能として、.侫.Ε鵐疋蠍澳垢離襦璽襯侫.ぅ襪鰺用したRC/LVS検証環境・HiPer Verify 寄生素子抽出・HiPer PX を紹介します。

特に「寄生素子抽出・HiPer PX」では、ユーザ様である日立情報制御ソリューションズ様より、実負荷検証結果と実測値の比較検証結果をご発表頂きます。
HiPer PXが実設計にどのように有効かを複数の寄生素子抽出方法で抽出し、シミュレーション結果と実測値の比較を行い、その結果を考察頂きました。
通常の回路シミュレーションでは、想定し得ない寄生負荷等による実測値のズレをどこまで再現できるのか、また、そのための準備や操作性、実行速度、使用感に関する検証結果をご発表頂きます。

講師:
”分: タナーリサーチジャパン株式会社 工学博士 イスピル ラーグプ
部分: 株式会社日立情報制御ソリューションズ 組込みシステム本部 組込みハード開発部 高槻 蘭也 主任技師

連絡先

営業部
Sales Division
TEL:03-3239-2840   FAX:03-3239-2860
E-mail:shimogaki@tanner.com
URL:http://www.tanner.jp

所在地

〒102-0083
東京都千代田区麹町3-5-2 
BUREX麹町6階
BUREX Kojimachi 6F, 3-5-2 Kojimachi,
Chiyoda-ku, Tokyo 102-0083 Japan

出展者一覧 / 検索 に戻る

主催者

メディアパートナー

Tech-On

EDN Japan

半導体産業新聞

EE Times Japan

同時開催

このページの先頭へ

出展をご検討の方
個人情報保護方針 | 著作権について | お問い合わせ / ご意見・ご要望 | 交通アクセス | サイトマップ