出展者詳細 日本ケイデンス・デザイン・システムズ社
001 

日本ケイデンス・デザイン・システムズ社
Cadence Design Systems, Japan

出展物紹介

ケイデンスは、昨年発表した「EDA360」という新しいビジョンのもと、エレクトロニクス業界に対するEDAの役割について定義をし直しました。今回は、このEDA360を具現化する3つのアプローチのうち、System Realization(システムの実現)、SoC Realization(SoCの実現)に関する展示を行います。昨年6月に統合したデナリソフトウエアの製品を組み入れた、新しい設計IP、検証IPのポートフォリオ及びIPの流通、また動作合成ツールC-to-Silicon Compilerを含むTLMベースの設計・検証ソリューションなど最新技術をご紹介します。また、System Realizationの実現にご協力いただけるパートナー企業による展示コーナーもございます。さらに、もうひとつのアプローチである、Silicon Realization(シリコンの実現)に関しては、従来製品のアップデート情報及び適用事例を出展者セミナーにて詳しくご紹介しますので、是非併せてお立ち寄り下さい。


出展者セミナー

1月27日(木) 時間:11:30 〜 12:15   会場:E206
EDA360:Silicon-Package-Board Co-Design新機能
Chris Cheung
米国ケイデンス・デザイン・システムズ社 Engineering Director, SiP Development
ケイデンスはSilicon-Package-Board のCo-Design環境をリリースしてから3年になります。Co-Design要求される設計環境はその間絶え間なく進化してきました。ケイデンスは、さらに成長する今後のコ・デザインを見据え、常にマーケットから要求され得る最先端の環境を提供していきます。当セッションでは今後の3D実装の形態を含め、ケイデンス提案するCo-Design環境について提案します。

*EDSFair公式サイトPDFスケジュール表掲載時間よりこちらの時間に変更しておりますので、当セッション参加希望の方は11:30 〜 12:15にお越し下さい。
1月27日(木) 時間:11:30 〜 12:15   会場:E205
EDA360:ARM Mali-400MP階層化低消費電力設計手法の適用事例
佐藤 啓昭 氏  アーム株式会社 フィジカルIP部門 ストラテジック・アカウンツ マーケティング・アシスタント・マネージャー
鈴木 雅晴  日本ケイデンス・デザイン・システムズ社 カスタマ・プラットフォーム・マーケティング部 テクニカル・セールス・ディレクター
昨今、スマートフォンに代表されるような携帯機器では、高性能でかつ低消費電力なプロセッサーとGPUの組み合わせが要求されてきております。当セッションではこのように多様化したニーズに対応するためのケイデンスの低消費電力ソリューションを採用したARM社のGPU Mali 400MP の階層化設計手法について説明します。さらにARM社からARMプロセッサーコアのさらなる高性能化、低消費電力化を実現する、プロセッサー毎に最適化されたPhysical IPについて説明いたします。
1月27日(木) 時間:12:30 〜 13:15   会場:E205
EDA360:システムLSIの企画段階において使用するチップ・プランニング・ソリューション
橋本 智行
カスタマ・プラットフォーム・マーケティング部  シニア・テクニカル・セールス・マネージャー
システムLSIやASICの開発企画段階においては、IP、プロセス、パッケージに関する様々な選択肢に対してチップサイズ、パワー、コストを正確かつ短時間に見積ることが求められます。ケイデンスのチップ・プランニング・ソリューションは、RTLが存在しない段階でスペックを入力し、実設計段階で使用されるLibertyファイルなどの情報を基に、チップ見積りが可能です。当セッションではその基本技術に加え、アップデート情報をご紹介いたします。
1月27日(木) 時間:13:30 〜 14:15   会場:E205
EDA360:初公開!Denali IPを加えたケイデンスの新IPポートフォリオ
田中 厚  フィールド・マーケティング本部 グループ・ディレクター 
植田 隆  Design IP担当 シニアAEマネージャ
システムLSI開発に不可欠なIP再利用において、外部から調達するIPの検証・評価、及び複数のIPを統合する作業は必ずしもスムーズに行われていないのが現状です。ケイデンスは、設計サービスを通じて蓄積してきたIPに、昨年合併したDenali社のIPを加え、より強力なIPポートフォリオの提供ができるようになりました。当セッションでは、すぐに使えるケイデンスの'新IPポートフォリオ'とIPの応用例について説明いたします。
1月27日(木) 時間:14:30 〜 15:15   会場:DM6
EDA360:“netlist-on-top”フローを使ってミックスシグナル設計期間を短縮!
丹生 孝征
テクニカルフィールドオペレーション本部 シニア セールス テクニカル リーダー
ミックスシグナル設計においては、高品質なデザインを保ちつつ、チップエリア と設計コストを削減することが近年大きな課題となってきています。また、これらの課題に対応していく中で設計期間の増大も問題となりつつあります。
当セッションでは、ケイデンスが取り組んでいるアナログとデジタルの協調設計を行う"netlist-on-top"と呼ばれる手法をデモを交えてご紹介します。
1月27日(木) 時間:17:30 〜 18:15   会場:E206
EDA360:アナログ・カスタム設計の予測性、生産性、信頼性を向上させるソリューション
浅利 和彦
カスタマ・プラットフォーム・マーケティング部 シニア・テクニカル・セールス・マネージャー
IC61とMMSIMで構成されるVirtuosoプラットフォームは、設計の初期段階からパラシティックの考慮、設計制約の考慮、DRC/LVSクリーンな設計を可能にすることで、設計ミスを最小にし、イタレーションの少ない設計ができます。この結果、スケジュールの予測性、設計の生産性と信頼性の向上が可能になります。当セミナーでは、予測性、生産性、信頼性を向上させるソリューションを紹介いたします。

*EDSFair公式サイトPDFスケジュール表掲載時間よりこちらの時間に変更しておりますので、当セッション参加希望の方は17:30〜18:15に会場にお越し下さい。
1月28日(金) 時間:10:30 〜 11:15   会場:DM6
EDA360: 実例!タイミング・パワー統合解析 〜クロックジッター解析編〜
池田 建善
テクニカルフィールドオペレーション本部 シニア セールス テクニカル リーダー
多電源、Low Powerデザインが増えている近年、実行動作電圧のダイナミックな変化による遅延値の変動は、デザインにおいて更なる問題を引き起こす可能性があります。
このクロックジッター解析は、タイミング・電源解析を個々に行っていては解析できず、EPSの解析結果をETSでシームレスに使用することにより、更に高精度なスタティック・タイミング解析を行えます。
当セッションでは、このクロックジッター解析フローをデータフローと併せて説明し、解析ツールのETS/EPSの基本機能をご紹介します。
1月28日(金) 時間:11:30 〜 12:15   会場:E205
世界最高水準の32nm/28nm向けDFM設計環境〜ケイデンスDFMツールを用いてSTARCが実現〜
近藤 英史 氏  株式会社 半導体理工学研究センター 開発第1部 研究員
石渡 勝久  日本ケイデンス・デザイン・システムズ社 テクニカルフィールドオペレーション本部 シニア セールス テクニカル リーダー
半導体理工学研究センター(STARC)では、32nmプロセス世代をターゲットとした製造性に関するクリティカルな問題を解決する設計手法を開発してます。 今回、リソ/パーティクル/CMP平坦性を考慮したトータル設計フローをケイデンスDFMツールで構築しました。当セッションでは、世界最高水準の統合的なDFM環境に関してSTARCから、その中で採用されたケイデンスDFMツールについて日本ケイデンスから詳細を説明いたします。
1月28日(金) 時間:11:30 〜 12:15   会場:DM1
EDA360: 機能検証を成功させるための鉄則とは
後藤 謙治
カスタマ・プラットフォーム・マーケティング部 テクニカル・セールス・ディレクター
先人が経験から学んだことを取りまとめた言葉は、あたかも長い計算を一つのルック・アップ・テーブルで代用させてしまうような知識のパッケージ化。それを知り、活用することは、効率的作業には必須ともいえますが、それらが鉄則や定石と呼ばれるものです。機能検証は扱う回路によってその難易度や最適な手法が大きく変わるものですが、それでも、ある程度の普遍的とも言える鉄則が存在します。当セッションではそれらの鉄則を取り上げ、実際にどのように機能検証に生かすかを解説いたします。
1月28日(金) 時間:12:30 〜 13:15   会場:DM4
EDA360:System Realizationに向けたケイデンスの設計手法と検証戦略
夏井 聡
カスタマ・プラットフォーム・マーケティング部  テクニカル・セールス・ディレクター
ケイデンスが提案するSystemRealizationとは、システム設計・検証において、アプリケーションの視点からの開発を支援すること。
この新しいコンセプトを具現化するために、ケイデンスではシステム・レベルの検証戦略と設計手法を定義し直しています。
当セッションでは、TLMをベースとしたモデリング技術と合成技術・検証手法、ソフトウェアを含む検証手法やプラットフォーム技術など、ケイデンスの統一的なシステム設計・検証技術を紹介いたします。

連絡先

フィールド・マーケティング本部 コーポレート・マーケティング部
Corporate Marketing Group, Field Marketing
TEL:045-475-2311   FAX:045-471-7772
E-mail:cdsj_info@cadence.com
URL:http://www.cadence.co.jp/

所在地

〒222-0033
神奈川県横浜市港北区新横浜2-100-45
2-100-45 Shin-Yokohama, Kohoku-ku
Yokohama 222-0033, Japan

出展者一覧 / 検索 に戻る

主催者

メディアパートナー

Tech-On

EDN Japan

半導体産業新聞

EE Times Japan

同時開催

このページの先頭へ

出展をご検討の方
個人情報保護方針 | 著作権について | お問い合わせ / ご意見・ご要望 | 交通アクセス | サイトマップ