出展者詳細 アルデック・ジャパン(株)
204 

アルデック・ジャパン(株)
Aldec-Japan K.K.

出展物紹介

----------------------------------------------------------------------
1) HES (シミュレーション・アクセラレータ)
----------------------------------------------------------------------

対象:
●シミュレーション速度に不満があるが、エミュレーション環境の構築に
 リソースをかける時間的余裕がないVEやPM

特徴:
●高性能画像・映像・通信処理ハードウェアエンジン検証向け
●シミュレーション環境を自動的に取り込み、高速検証環境を構築
●シミュレーションの10〜100倍高速化を実現
●Windows/Linux環境をサポート

----------------------------------------------------------------------
2) ALINT (RTLリントチェッカ)
----------------------------------------------------------------------

対象:
●デザインの品質向上、他チーム間でデザインの流用が必要なHD、PM、VE

特徴:
●業界唯一Windows版でSTARCルールをサポート
 (サポートOS全てでSTARCルールをサポート)
●複数チーム間やクライアント向けのドキュメント生成
●直感的な操作が可能なGUI
●フェーズ・ベース・リンティング(PBL)機能

----------------------------------------------------------------------
3) Riviera-PRO (高速検証シミュレータ)
----------------------------------------------------------------------

対象:
●UVM/OVM/PSL/SVA等各種検証手法をRTLシミュレーションに導入したいHD、PM、VE

特徴:
●UVM/OVM/PSL/SystemVerilog/SystemC/VHDL/Verilogをサポート
●スタンダードな他社FPGAシミュレータよりも3倍高速
●マルチタスクのサポートにより更なる高速化

----------------------------------------------------------------------
4) Active-HDL (FPGAユーザー向けデザイン・検証環境)
----------------------------------------------------------------------

対象:
●デザインのドキュメント生成、FPGA開発フローを構築したいHD、PM

特徴:
●波形入力によるテストベンチ修正
●RTL入力からのドキュメント生成
●プロジェクトベースの検証フローマネジメント
●トレーニング不要の直感的な操作環境


----------------------------------------------------------------------
1) HES (Simulation Accelerator)
----------------------------------------------------------------------
Target:
*For PM and VE, who are not satisfied with performance of simulator
but difficult to pay for another resources

Features:
*Best for verification of high performance image, video and communication
processing HW modules/core/IP
*Automatically importing simulation environment and building acceleration
environment
*10 to 100 times faster than simulation
*Windows/Linux platform support

----------------------------------------------------------------------
2) ALINT (RTL lint checker)
----------------------------------------------------------------------
Target:
*For PM, HD and VE who need to improve design quality and exchange designs
between other teams

Features:
*The only windows and linux platform support STARC rule checker
*Automatic documentation for several teams and clients
*Intuitive operation possible with GUI
*PBL(Phase Based Linting)

----------------------------------------------------------------------
3) Riviera-PRO (Methodology driven fast simulator)
----------------------------------------------------------------------
Target:
*For PM, HD and VE who want to adopt latest verification methodologies including UVM/OVM/PSL and SVA

Features:
*UVM/OVM/PSL/SystemVerilog/SystemC/VHDL/Verilog
*3 times faster than market standard FPGA simulator
*Multi tasking for faster performance

----------------------------------------------------------------------
4) Active-HDL (Design creation and verification for FPGA designer)
----------------------------------------------------------------------
Target:
*For PM and HD who need automatic documentation and want to build FPGA development flow

Features:
*Waveform based test bench modification
*Automatic documentation with RTL import
*Project oriented design and verification flow management
*Intuitive operation from GUI without having training


連絡先


TEL:03-5312-1791   FAX:03-5312-1795
E-mail:sales-jp@aldec.com
URL:http://www.aldec.co.jp/

所在地

〒160-0022
東京都新宿区新宿1-34-15
新宿エステートビル9F
Shinjyuku Estate Bldg. 9F, Shinjyuku, shinjyuku-ku, Tokyo 160-0022 JAPAN

出展者一覧 / 検索 に戻る

主催者

メディアパートナー

Tech-On

EDN Japan

半導体産業新聞

EE Times Japan

同時開催

このページの先頭へ

出展をご検討の方
個人情報保護方針 | 著作権について | お問い合わせ / ご意見・ご要望 | 交通アクセス | サイトマップ