出展者セミナー

入場事前登録の受付は終了しました。

出展者セミナー 会場案内図

日 時 1月27日(木) 11:30〜19:15
1月28日(金) 10:30〜17:15
場 所 会場 DM1・DM2・DM3・DM4・DM6 : 展示会場セミナールーム中2F ※1Fコンコースよりご入場ください。
会場 E204・E205・E206 : 展示会場セミナールーム2F
会場 F202 : アネックスホール2F ※2Fコンコースよりご入場ください。
出展者セミナープログラム印刷用PDFファイルダウンロード

1月27日(木) セミナープログラム一覧

  システム設計・検証 ロジック設計&
フィジカル設計 / 検証
フリー
機能検証/テスト設計 LowPower / IP /DFM AMS設計・検証/ PCB スペシャル  
DM3 DM6 E204 E205 E206 F202
1月27日
11:30 〜 12:15 カーボン・デザイン・システムズ・ジャパン(株)

System Performance Optimization by Carbon




CyberTec(株)

フォーマルエンジン始動! 設計品質と検証効率を改善せよ


日本ケイデンス・デザイン・システムズ社

EDA360:ARM Mali-400MP階層化低消費電力設計手法の適用事例


日本ケイデンス・デザイン・システムズ社

EDA360:Silicon-Package-Board Co-Design新機能




11:30 〜 12:15
12:30 〜 13:15 REAL INTENT, INC.

What You Need to Know for Effective CDC Verification




AVERY DESIGN SYSTEMS

New Developments in Early RTL Formal Analysis


日本ケイデンス・デザイン・システムズ社

EDA360:システムLSIの企画段階において使用するチップ・プランニング・ソリューション


Berkeley Design Automation, Inc.

Nanometer Circuit Characterization with the Analog FastSPICE Platform




12:30 〜 13:15
13:30 〜 14:15 カリプト・デザイン・システムズ(株)

ESLからRTLにおける業界唯一のシーケンシャル等価性検証ツールSLECの活用方法をご紹介


日本シノプシス合同会社

タイミング解析容量を5億インスタンス超に拡大 〜スタティック・サインオフ統合環境PrimeTime アップデート〜


CMエンジニアリング(株)

ミックスドシグナル検証革命 〜デジアナ混載LSIの効率的検証手法とは〜


日本ケイデンス・デザイン・システムズ社

EDA360:初公開!Denali IPを加えたケイデンスの新IPポートフォリオ


アンシス・ジャパン(株)

必見!ノイズ解析とANSYS製品最新情報




13:30 〜 14:15
14:30 〜 15:15 サイバネットシステム(株)

高位合成ツール『Bluespec』とFPGAボードを用いたエミュレータ『emVM』のご紹介


日本ケイデンス・デザイン・システムズ社

EDA360:“netlist-on-top”フローを使ってミックスシグナル設計期間を短縮!


メンター・グラフィックス・ジャパン(株)

機能検証の期間短縮と品質向上の両立を実現するトータルソリューション


日本シノプシス合同会社

UPF初心者!のためのチュートリアル


アットデザインリンクス(株)

Statistical CMOS Modeling for Variation-Aware Designs




14:30 〜 15:15
15:30 〜 16:15 イノテック(株)

マルチコアSoCの設計を促進するためのコンパイル・ツールのご紹介


タナーリサーチジャパン(株)

アナログ設計のボトルネックを解決!回路特性を考慮したレイアウト効率化の方法とは?


日本イヴ(株)

ZeBu "Smart" Debug: インテリジェントな次世代デバッグ手法


日本シノプシス合同会社

USB3付デジカメはこう作れ! 〜IPチュートリアル〜


イノテック(株)

SPICEと実測値の誤差を解消する画期的なアナログ設計ツールのご紹介。


(株)半導体理工学研究センター(STARC)

先端LSIテストの課題への挑戦 -STARCAD-Clouseau-


15:30 〜 16:15
16:30 〜 17:15 イノテック(株)

IPのメタデータ管理によるSoCリアライゼーションの加速


Interoperable PDK Alliance

Interoperable PDK Allianceが推薦するiPDKについて


日本シノプシス合同会社

今日から始めるカバレッジ・ドリブン検証 〜効果的なカバレッジ収束のために〜


アトレンタ(株)

アーキティクチャーからレイアウトデザインまでの 一貫したパワーソリューションの紹介


MunEDA GmbH

コーナーベース設計のためのMunEDA WiCkeDを用いたアナログ回路の最適化


(株)半導体理工学研究センター(STARC)

次世代MixedSignal設計フロー構築


16:30 〜 17:15
17:30 〜 18:15 アトレンタ(株)

設計の再利用を加速するSoCインテグレーション自動化テクノロジ






日本シノプシス合同会社

TCAD-Saber linkによるパワーデバイスの高精度回路解析


日本ケイデンス・デザイン・システムズ社

EDA360:アナログ・カスタム設計の予測性、生産性、信頼性を向上させるソリューション




17:30 〜 18:15

1月28日(金) セミナープログラム一覧

  システム設計・検証 ロジック設計&
フィジカル設計 / 検証
フリー 機能検証/テスト設計 LowPower /IP /DFM AMS設計・検証
/ PCB
スペシャル  
DM3 DM4 DM6 DM2 DM1 E204 E205 E206 F202
1月28日 10:30 〜 11:15 REAL INTENT, INC.

Efficient & Practical Prevention of X-Related Bugs




日本ケイデンス・デザイン・システムズ社

EDA360: 実例!タイミング・パワー統合解析 〜クロックジッター解析編〜




日本シノプシス合同会社

シノプシス最新テクノロジを使用したSTARCの超低消費電力テスト設計環境の取り組み


CyberTec(株)

フォーマルエンジン始動! 設計品質と検証効率を改善せよ


TOOL(株)

ホットスポット・故障診断論理情報からの検証フローについて


日本シノプシス合同会社

トランジスタレベル回路と電磁界の連携解析手法




10:30 〜 11:15 1月28日
11:30 〜 12:15 メンター・グラフィックス・ジャパン(株)

ESLが導く新たな設計フロー


カーボン・デザイン・システムズ・ジャパン(株)

System Performance Optimization by Carbon


日本シノプシス合同会社

スタティック/ダイナミックなIR ドロップ/電源EM解析サインオフツール PrimeRail 〜設計フローに統合された"In-Design"パワー・インテグリティ検証 〜




日本ケイデンス・デザイン・システムズ社

EDA360: 機能検証を成功させるための鉄則とは


アトレンタ(株)

構造検証/機能検証を効率良く行うためのメソドロジ提案


日本ケイデンス・デザイン・システムズ社

世界最高水準の32nm/28nm向けDFM設計環境〜ケイデンスDFMツールを用いてSTARCが実現〜


日本シノプシス合同会社

素早くEditそしてLayout!カスタム設計プラットフォーム Galaxy Custom Designer




11:30 〜 12:15
12:30 〜 13:15 (株)トプスシステムズ

Ultra-Android:ヘテロマルチコア対応Android(TM)の設計・検証手法


日本ケイデンス・デザイン・システムズ社

EDA360:System Realizationに向けたケイデンスの設計手法と検証戦略


タナーリサーチジャパン(株)

低コストでもここまで検証できる! “実負荷検証と実測値の比較”やDRC・LVSを紹介




Vennsa Technologies, Inc.

業界初新製品OnPointによるSimulation、Formal検証のfire/fail情報から、原因となるバグの発生源を特定


アトレンタ(株)

ディープサブミクロンに対応したRTLからのテスト戦略




AWR Japan(株)

AWRの提供するSIソリューションについて


日本シノプシス合同会社

PrimeTime Special Interest Group(ランチ付き): 次世代のECOテクノロジ


12:30 〜 13:15
13:30 〜 14:15 フォルテ・デザイン・システムズ(株)

SystemC動作合成ツール "Cynthesizer" Technology Update


(株)トプスシステムズ

New methodologies for ESL Power Exploration


メンター・グラフィックス・ジャパン(株)

先端プロセスに対応した最新のCalibreレイアウト検証ソリューション


日本シノプシス合同会社

究極の自動化とプロジェクト管理でSoCの収益基盤を強化! 〜製造直結の設計環境Lynx Design System〜


日本シノプシス合同会社

早期システム評価/検証を行うハードウェア・プロトタイピング設計環境のご提案


CMエンジニアリング(株)

さくっと導入ランダム検証 〜超簡単構築“ランダム検証キット”のご紹介〜


カリプト・デザイン・システムズ(株)

最小工数で最大効果を生むいまどきのRTL低消費電力化設計の紹介


MunEDA GmbH

MunEDA WiCkeDによる統計モデルを利用した設計の最適化


日本シノプシス合同会社

PrimeTime Special Interest Group(ランチ付き): 次世代のECOテクノロジ


13:30 〜 14:15
14:30 〜 15:15 アトレンタ(株)

設計の再利用を加速するSoCインテグレーション自動化テクノロジ


イノテック(株)

IPのメタデータ管理によるSoCリアライゼーションの加速


メンター・グラフィックス・ジャパン(株)

Olympus-SoC - Next Generation Place and Route for 28nm


日本シノプシス合同会社

バーチャル・プロトタイプを素早く構築! 〜OSCI TLM2.0 と合わせて利用するSCML(SystemC Modeling Library )ライブラリ〜 (前半)


イノテック(株)

SPICEと実測値の誤差を解消する画期的なアナログ設計ツールのご紹介。


日本イヴ(株)

ZeBu "Smart" Debug: インテリジェントな次世代デバッグ手法


(株)エーイーティー

SiP/SoPの電磁界解析事例


アットデザインリンクス(株)

Comprehensive Verification and Quality Assurance of Statistical CMOS Models




14:30 〜 15:15
15:30 〜 16:15 イノテック(株)

ハイスピード、ハイパフォーマンス、ローパワーのインターコネクトをArteris社のNoCで実現!


サイバネットシステム(株)

高位合成ツール『Bluespec』とFPGAボードを用いたエミュレータ『emVM』のご紹介


日本シノプシス合同会社

その手があったか! 超大規模デザインをIC Compilerでラクラク設計♪


日本シノプシス合同会社

バーチャル・プロトタイプを素早く構築! 〜OSCI TLM2.0 と合わせて利用するSCML(SystemC Modeling Library )ライブラリ〜 (後半)




メンター・グラフィックス・ジャパン(株)

Tessent YieldInsightを用いた故障要因の効果的な統計的推定方法について


アトレンタ(株)

アーキティクチャーからレイアウトデザインまでの 一貫したパワーソリューションの紹介


イノテック(株)

高精度デバイスモデリング技術の紹介




15:30 〜 16:15
16:30 〜 17:15 日本シノプシス合同会社

3Mゲート以上のデザインを実現する高位合成ソリューション


イノテック(株)

マルチコアSoCの設計を促進するためのコンパイル・ツールのご紹介


日本シノプシス合同会社

インプリメントと協調したフィジカル検証と自動修正によりTATを削減するIC Validator 〜設計フローに統合された"In-Design"フィジカル検証 〜






メンター・グラフィックス・ジャパン(株)

機能検証の期間短縮と品質向上の両立を実現するトータルソリューション


アトレンタ(株)

スケーラブルかつ生産性の高いIPベース設計手法の構築






16:30 〜 17:15

出展をご検討の方
個人情報保護方針 | 著作権について | お問い合わせ / ご意見・ご要望 | 交通アクセス | サイトマップ