プレスルーム

新製品Magillem Verification Scenario (MVS)環境は IP及びサブシステムの検証をコンフィグし、テストベンチを自動生成

- ARMコア統合と検証をサポート
- コンカレント認証ストラテジーに対して、設計データベースのすべてのリソースを一回でアクセスするメカニズム
- 複数チームによる大規模SOCの機能検証が、IP-XACT (IEEE1685)標準によって劇的に改善

2011年10月25日パリ:- MVSは、フロー手法改善に対してのIP-XACTベースのソリューションのリーダーのMagillem社によって発表された最新ソフトウエアです。
複雑なSOCは3つのレイヤに分割することが必要です:システムアーキテクトの為のコンフィグ可能なパラメータをもつ機能サブシステム、設計者及びシステム統合者によって使われる論理ブロック(インプレメンテーションの為の階層的アセンブリ可能)そして、検証チームに対して必要となる機能認証サブセットです
MVSは、これらの認証チーム向けのツールです。ひとたびIP及びVIPブロックがIP-XACTでパッケージされると、SOCは、Magillem Platform Assembly(MPA)ツールによってアセンブルされ、Magillem Register View (MRV)ツールによってレジスタ情報が取り込まれ、Magillem Sequence Editor (MSE)ツールをファームウエアエンジニアが使ってシーケンス作成され、テストチームが認証するIPとサブシステムをコンフィグする環境が提供され、そしてテストベンチを自動生成します:システムクロック、ハードウエアシーケンス、モニターとプローブの挿入、コンパイルとシミュレーション用のファイルセットなど。これらの環境は、MVSとそのジェネレータによって提供されます。
MVSは、GUIとCLIモードを提供します。グラフィカルモードはエンジニアがテストベンチの選択及びコンフィグ作業を容易にします。
MVSは、MSEベースのシーケンスエディタに、仕様書のコンフィグにマッチした機能シーケンスを作成と、レジスタのテスト実行を提供します。
もしMRVが、レジスタ情報収集の為に使用されていると、レジスタ接続テストの生成も可能になります。これは仕様書で定義されたようにレジスタがアクセスされているか検証する為です。
MVSは、IP-XACT XMLメタデータをてこにしています。それは、各IPのすべての面にアクセスを可能にしています。各面は、複数の抽象レベルで異なる言語で示されます。それらはVHDL, Verilog, SystemC, e言語, SystemVerilogです。またそれらはフローの各ステップで定義されます。IP-XACT無しでは、IPデータベースの管理はかなり複雑になり、各シミュレーションツールに対してコンパイルする前にテストベンチ生成が必要となります。
IP-XACTによって、MVSは、IP又はプラットフォームのすべてのリソースを一度に扱うことができる単一のAPIを提供します。この時間短縮は無視できません! 様々な認証ストラテジーが、OVM、UVM等の対応で重複することなく、実現可能となります。例えば、Cadence社のツール(Incisive Enterprise Simulator)であるサブシステムのパラメータの1つのセットをテストしながら、Mentor社のツール(Mentor Questa)でそのトップレベルでの作業可能です。
「MVSはMagillemソフトウエアツール群をすでに使われている顧客にとってトレーニング不要のアドオンツールです。これによってIP再利用ベースの設計戦略に対してすべてをカバーするフロントエンド環境が整いました。検証エンジニアが、非常に大規模なSOCによってもたらされる新たなチャレンジに対して容易に適用できるように既存のフローを変更又は拡張ができます。」と、MagillemのCTOでCo-FounderのCyril Spasevskiが述べています。「MVSは、半導体分野のトップ6の顧客2社によって大規模にテストされてきました。両社の設計はARMベースの複雑なSOCです。そして彼らはパフォーマンスの改善、検証品質の向上及び効率化について非常に満足してます。」と、Cyrilはコメントを追加しています。

_______________________________________________________________________________________________
Magillem社について;
Magillem社(ACCELLERAのボードメンバー)は、簡単に使えるIP-XACTベースの革新的なプラットフォーム・ソリューションを開発しています。それはSOCの設計期間を管理する為の様々なクリティカルな課題になっている、複雑さ、インターオペラビリティ及び設計再利用などにチャレンジする電子系システム設計フローをカバーします。弊社の本社はフランスのパリ市で、また米国ニューヨーク市、東京などにオフィスを構えています。また弊社の顧客の多くは世界的に有名なSOC製造、開発企業です。すでにMagillem社は、Euronext Free Marketに上場しております。
IP-XACT/IEEE1685について:
これはIP-XACT、ツールフロー内でのIPのパッケージ、統合及び再利用に対しての標準化された構造です。つまり、IP(Intellectual Property)のメタ・データのドキュメント化におけるXMLのスキーマを記述しています。そしてこれは電子システムの開発、インプレメンテーション、及び検証で使われ又、そのメタ・データをアクセスする為のツールを提供する為に、API(Application Programming Interface)を使います。
IP-XACTは、SPIRITコンソーシアム(現在はAccelleraの一部組織)によって生み出された、各種ツールを通して自動化されたコンフィグレーション及び統合を可能にする標準です。すでに各種産業の企業及び組織から150のメンバーから成っています。この標準の最終目的は、複数のコンポーネントベンダーから提供されるコンポーネント記述がコンパチであることを保証する、SOC設計(設計環境)において、EDAツール間の複雑なコンポーネントライブラリを共有可能にする、メタ・データを使い、コンフィグ可能なコンポーネントを記述する、そして、コンポーネント生成とコンフィグレーションにおいてEDAベンダのニュートラルスクリプトの設定を可能にするなどです。

For further information please visit www.magillem.com



来場登録・マイページはこちら

主催者

同時開催

メディアパートナー

Tech-On

半導体産業新聞

EE Times Japan

このページの先頭へ

出展をご検討の方
個人情報保護方針 | 著作権について | お問い合わせ / ご意見・ご要望 | サイトマップ