プレスルーム

数式をVerilog HDLに変換するIPツールを公開、デモ版のダウンロードも可能に

シグナル・プロセス・ロジックは、演算式をRTL形式に自動変換するIPツールの新製品 “CodeSqueezer”を同社ホームページに公開した。現在、紹介資料のほか、年内動作可能なデモ版もダウンロード可能となっている。

このIPツールは、C言語等の高級言語と同等の演算子(+, -, *, / など)を用いて記述した代入文をVerilog HDLソースコードに変換するもので、以下を特徴としている。

・数式は数値型を意識しない完全な抽象記述であり、コンパイル段階で入力信号型を与えることで、内部および出力信号線の数値型を自動決定する。このため、設計者はHDL記述で必要であった各信号線のビット幅や小数点位置に頭を悩ます必要がない。

・ボタンを押すだけで、ツールが自動的に必要な個所にレジスタを挿入して、タイミング制約を解決し、演算器入力のタイミングを整合する。

・ソースファイルの読み込み、コンパイルの実行およびタイミング処理には、それぞれ専用のボタンが割り当てられており、設計者はソースファイルを準備した後に、これらのボタンを順次押していくだけで作業が完了する。

同社は、本製品の販売を11/21に開始する計画で、製品価格は39,800円を予定している。



来場登録・マイページはこちら

主催者

同時開催

メディアパートナー

Tech-On

半導体産業新聞

EE Times Japan

このページの先頭へ

出展をご検討の方
個人情報保護方針 | 著作権について | お問い合わせ / ご意見・ご要望 | サイトマップ