プレスルーム

メンター・グラフィックス、STマイクロエレクトロニクスと共同でOlympus-SoC配置配線システムを使用した20nmテストチップのテープアウト完了を発表

報道発表資料
2011年11月07日

メンター・グラフィックス・コーポレーション(本社: 米国オレゴン州、以下メンター・グラフィックス)は、STマイクロエレクトロニクス(本社: スイス ジュネーブ、以下ST)と共同で20nmテストチップのテープアウトに成功したことを発表しました。これは、メンター・グラフィックスによる次世代プロセス技術向けの完全なD2S(Design-to-Silicon)ソリューション開発という観点から考えた場合、大きなマイルストーン達成と位置づけられます。テストチップは、STの研究開発チームが検証/ダブル・パターニングのソリューションとして採用したOlympus-SoC™配置配線システムを使用し、Calibre® nmDRCにより検証されました。メンター・グラフィックスは、Olympus-SoC、Calibre、シリコンテストおよび歩留まり解析のためのTessent®を組み合わせることで、20nm IC開発の包括的フローを提供します。

「Olympus-SoCは、多彩なノードやさまざまな応用分野でテープアウトした多くの実績を持っています。20nmノードには、ダブル・パターニングなどのこれまでなかった新しい要件がありますが、DeCADEプログラムにおける指導的顧客であり戦略的投資パートナーでもあるSTとの協業により、20nmを可能にする最先端実装ソリューションを大きく飛躍させることができました。」メンター・グラフィックス、Place and Route Group、General Manager、Pravin Madhaniは、上記のように語っています。

Olympus-SoCは、ネットリストからGDSIIまでの完全なシステムとして、特許を取得したコンカレントMCMM(マルチコーナー・マルチモード)最適化、大容量データモデル、最先端ローパワー機能、高速製造クロージャをもたらすCalibreプラットフォームとの統合に対応しています。Olympus-SoCのOpenRouterアーキテクチャでは、設計時にCalibreエンジンをネイティブで起動でき、ファウンドリ・サインオフ・デックを使用した最終レイアウトのDRC/LVS/DFMサインオフ・クリーンを実現することに加え、マルチ・パターニングにも対応しています。

「20nmのIC設計には、プロセス難度とばらつき増加、リソグラフィの限界、大規模設計サイズ、極度のローパワーなどの新たな課題が生じます。STは20nmの実現に向け、ISDA(International Semiconductor Development Alliance)とDeCADEを通じ、メンター・グラフィックスと多方面にわたり緊密に連携しています。今回の20nmテストチップのテープアウトでも実証されましたが、20nm配置配線ソリューションによる高品質な結果が得られるOlympus-SoCの性能に満足しています。今回のテープアウトは、STにとって20nm実現が射程距離に入ったことを示す大きな節目と考えています。」ST、Technology R&D、Group Vice PresidentのPhilippe Magarshack氏は、上記のように述べています。

DeCADEについて
DeCADEと名付けられた共同開発プロジェクトでは、SoC開発のための先端設計ソリューションの構築を目指しています。ローパワーSoCおよび特定アプリケーション向けの付加価値技術を開発するパートナーが集結したクロル地域の共同研究開発クラスタを一層強化するもので、Nano2012プログラムの枠組みにおけるプロジェクトの良い例です。Nano2012は、STの主導のもとで研究機関と産業界のパートナーが結集する戦略的研究開発プログラムとして、フランス国政府/地方自治体の支援を受けています。

メンター・グラフィックスについて
メンター・グラフィックスは、EDA(Electronic Design Automation)のテクノロジ・リーダーとして、高性能な電子機器を短期間でよりコスト効率よく開発するためのハードウェアおよびソフトウェアのソリューションを提供しています。ますます複雑化する基板およびチップ設計の世界でエンジニアが直面する様々な設計上の課題を克服するための革新的な製品およびソリューションを提供します。メンター・グラフィックスは業界で最も幅広いクラス最高の製品ポートフォリオを有し、EDAベンダとして唯一組込みソフトウェア・ソリューションを持っている企業です。メンター・グラフィックスについての詳しい情報はhttp://www.mentorg.co.jpをご覧ください。

Mentor GraphicsはMentor Graphics Corporationの登録商標です。その他記載されている製品名および会社名は各社の商標または登録商標です。

シリコンテストおよび歩留まり解析について:
http://www.mentorg.co.jp/products/silicon-yield/index.html

ICナノメータ設計について:
http://www.mentorg.co.jp/products/ic_nanometer_design/index.html


本件に関するお問合わせ

メンター・グラフィックス・ジャパン株式会社
マーケティング部
エリソン 有理
E-mail: yuri_ellison@mentor.com



来場登録・マイページはこちら

主催者

同時開催

メディアパートナー

Tech-On

半導体産業新聞

EE Times Japan

このページの先頭へ

出展をご検討の方
個人情報保護方針 | 著作権について | お問い合わせ / ご意見・ご要望 | サイトマップ