プレスルーム

有効桁のみを扱う演算論理形成の特許が公開に

シグナル・プロセス・ロジック株式会社がEDS Fair 2011 Nov.に出展中の新製品“CodeSqueezer”に採用した技術をカバーする特許が、11月17日発行の特許公開公報で公開された。公開番号は特許公開2011-232963、表題は“論理設計支援装置およびこのためのソフトウエア”である。

この技術は、演算論理を構成する要素毎に論理を形成する関数を用い、入力信号の型に基づいて最適な論理を形成すると共に、内部信号線の仕様を決定することを特徴としている。この関数を信号のフローに従って順次呼び出すことにより演算論理全体の演算器と信号線を最適化することができる。また、浮動小数点表現を用いて有効桁のみを処理する論理を形成することも同技術には含まれている。

「これまでのコンピュータには、『有効桁』という概念が欠落しており、かなりの比率で無効な演算が行われておりました」同社代表取締役の瀬尾雄三は説明する。「数値演算をFPGAで行う際などに使用されるパイプライン処理では、有効桁のみを取り扱うことが可能であり、この技術を採用することで論理資源の削減と消費電力の低減が可能となります」

同技術に関わる詳細は、学会発表プレプリントを含む解説資料が同社HPで公開中であり、実際に論理形成が可能なデモソフトもダウンロード可能となっている。



来場登録・マイページはこちら

主催者

同時開催

メディアパートナー

Tech-On

半導体産業新聞

EE Times Japan

このページの先頭へ

出展をご検討の方
個人情報保護方針 | 著作権について | お問い合わせ / ご意見・ご要望 | サイトマップ