出展者詳細 スプリングソフト(株)
F-14 

スプリングソフト(株)
SPRINGSOFT K.K.

出展物紹介

SpringSoft社の検証効率向上ソリューション
- 業界標準の論理デバッグ・デザイン解析統合環境である「Verdi」は、画期的な自動不一致トレース機能、自動不定値トレース機能、及び強力なクロックデバッグ機能により、設計者のデバッグ工数を大幅に低減致します。
更にLow Powerを考慮したデバック機能、SVA/SVTBのデバッグ機能を紹介致 します。
- 自動視覚化ソリューションの「Siloti」は、必要最低限のダンプで全信号の可視化・トレースを行なう事ができ増大するシミュレーション時間、ダンプファイルサイズを大幅に削減致します。

- 検証環境の品質向上は、デザインの品質向上に貢献します。
独自のミューテーション特許技術により新しい検証ソリューションを提供する「Certitude」は、アサーション・ベース検証の品質を向上します。
アサーション・ベース検証では、アサーションの品質が検証の品質そのものと言えます。アサーションは機能カバレッジからブレークダウンして記述されるので、機能カバレッジの漏れは、そのまま検証の漏れに直結してしまいます。
「Certitude」は、アサーションやテストシナリオの不足や不完全さを指摘することによって、検証エンジニアに機能カバレッジの漏れを”気づかせる”ことができます。
「Certitude」は、フォーマル/ダイナミック/ハイブリッド、いずれの検証環境でも使用できます。


SpringSoft社のカスタムIC・レイアウト・システム
-SpringSoft社のカスタムIC・レイアウト・システムであるLakerは、より短期間でより最適なデザインを実現する、アジアでは業界標準となっているカスタム・レイアウト・ソリューションです。

-スケマティック・ドリブンやレイアウト制約ベースの自動レイアウトソリューションを有し、レイアウト作業を効率化し、その後の検証イタレーションも激減させることができます。

-OAデータベースを採用し、業界で評判の高いデバイスジェネレータ”Magic Cell”を用いた独自PDKだけでなく、TSMC社iPDKをはじめとするIPLフォーマットのPDKも広くサポートし、高いインターオペラビリティ性を誇っています。

- 独自開発のセル配置・配線エンジンをカスタム・デジタル・デザイン向けにリリース致しました。
特に、従来マニュアルでの修正を余儀なくされていた、高密度できれいな配線パターンを必要とするメモリーや高速マクロ等のアプリケーションに対し、簡単に制御できる制約ベースの配線で強みを発揮致します。
OAデータベースやDEF/LEFを介することにより、既存の他社プラットフォームとも共存することができます。


SpringSoft社のFPGAプロトタイプ・デバッグソリューション

SpringSoft社のFPGAプロトタイプ・デバッグソリューションであるProtoLinkは、これまでのFPGAボードでの検証方法の問題点を改善します。

- LSI業界標準のHWデバッグ・ソリューション「Verdi」とリンクしたFPGA検証手法を提供します
- 最大数十Mサイクル及び数千本の内部信号を同時プローブ可能です
- FPGA内のブロックRAMを必要としません。
- 再論理合成、再配置配線を行わずに、短時間でプローブポイントの変更が可能です
- プローブポイントはRTL信号名で指定できます
- 多様なプローブ条件を設定できます。
- マルチFPGAを一つのデザインとして検証できます。


出展者セミナー

2011年
11月16日(水)
時間:11:00 〜 11:45   会場:DM3
「機能カバレッジの漏れ」どうすれば気付けるか?
Certitudeのミューテーション技術

茂木 幸夫
技術本部 シニア アプリケーションエンジニア
ロジスティック曲線で考えると、現在のLSI機能検証は飽和期にあると思われます。
コンストレイント・ランダムやアサーションなどの技術によって、
LSI機能検証はロジスティック曲線上での成長期を経過しましたが、現在それ以上のLSI機能検証の向上には多大なコストが必要とされ、そこで得られる品質のROIは十分とはいえません。
弊社は、LSI機能検証が飽和期から再び成長期を迎えるためには、市場にブレークスル―効果のある技術が必要と考えます。
品質という面から機能検証を考えると、「問題解決」と「再発防止」をターゲットにしていた成長期に対し、今後のブレークスル―技術のターゲットの一つとして「未然防止」が挙げられるのではないでしょうか。
起きてない問題を事前に解決するという困難な課題である「未然防止」を実行するために、LSI機能検証技術では、「いかに機能カバレッジの漏れを発見するか」が鍵となります。
本セッションでは、業界唯一のLSI検証環境の品質測定ツールであるスプリングソフト社の「Certitude」を使い、いかに機能カバレッジの漏れを発見し、LSI回路不具合の未然防止を行うかを解説します。
2011年
11月16日(水)
時間:13:00 〜 13:45   会場:D11
FPGAプロトタイプデバッグ新手法
可視性を大幅に改善しシステム検証のボトルネックを解消

川畑 利介
技術本部 アプリケーションエンジニア
今のFPGAのデバッグ手法に満足されていますか?

・動画用のLSIを開発しているのに、数Kサイクル分の波形しか取得できない。
・RTLで設計しているのに、デバッグポイントはネットリストから選択しなくてならない。
・モニタ信号を変更したいだけなのに、再コンパイルに一晩かかってしまう。
・FPGAの特有の問題か論理バグなのか、解析に時間がかかりすぎる。
・SWの問題かHWの問題か、問題個所を特定できない。
・ボード開発チーム、SoCデザインチーム、ソフトウェア開発チーム間のコミュニケーションが難しい
・兎に角、プローブ・ポイントが少ない。

この様な経験はありませんか?

ProtoLink Probe Visualizerは、複数のエンジニア・チームが協調して“迅速に”FPGAプロトタイプを構築することに貢献し、
プロトタイプボード開発チームやSoCデザインチーム、ソフトウェア開発チームに多くのメリットをご提供いたします。

本セッションでは、Probe VisualizerがどのようにFPGAの可視性を向上し、どのような場面でデバッグに掛かる時間を短縮し、
プロトタイプの早期開発を支援するのか、その特徴をご紹介いたします。


2011年
11月17日(木)
時間:12:00 〜 12:45   会場:E204
FPGAプロトタイプデバッグ新手法
可視性を大幅に改善しシステム検証のボトルネックを解消

川畑 利介
技術本部 アプリケーションエンジニア
今のFPGAのデバッグ手法に満足されていますか?

・動画用のLSIを開発しているのに、数Kサイクル分の波形しか取得できない。
・RTLで設計しているのに、デバッグポイントはネットリストから選択しなくてならない。
・モニタ信号を変更したいだけなのに、再コンパイルに一晩かかってしまう。
・FPGAの特有の問題か論理バグなのか、解析に時間がかかりすぎる。
・SWの問題かHWの問題か、問題個所を特定できない。
・ボード開発チーム、SoCデザインチーム、ソフトウェア開発チーム間のコミュニケーションが難しい
・兎に角、プローブ・ポイントが少ない。

この様な経験はありませんか?

ProtoLink Probe Visualizerは、複数のエンジニア・チームが協調して“迅速に”FPGAプロトタイプを構築することに貢献し、
プロトタイプボード開発チームやSoCデザインチーム、ソフトウェア開発チームに多くのメリットをご提供いたします。

本セッションでは、Probe VisualizerがどのようにFPGAの可視性を向上し、どのような場面でデバッグに掛かる時間を短縮し、
プロトタイプの早期開発を支援するのか、その特徴をご紹介いたします。


2011年
11月17日(木)
時間:14:00 〜 14:45   会場:E204
「機能カバレッジの漏れ」どうすれば気付けるか?
Certitudeのミューテーション技術

茂木 幸夫
技術本部 シニア アプリケーションエンジニア
ロジスティック曲線で考えると、現在のLSI機能検証は飽和期にあると思われます。
コンストレイント・ランダムやアサーションなどの技術によって、
LSI機能検証はロジスティック曲線上での成長期を経過しましたが、現在それ以上のLSI機能検証の向上には多大なコストが必要とされ、そこで得られる品質のROIは十分とはいえません。
弊社は、LSI機能検証が飽和期から再び成長期を迎えるためには、市場にブレークスル―効果のある技術が必要と考えます。
品質という面から機能検証を考えると、「問題解決」と「再発防止」をターゲットにしていた成長期に対し、今後のブレークスル―技術のターゲットの一つとして「未然防止」が挙げられるのではないでしょうか。
起きてない問題を事前に解決するという困難な課題である「未然防止」を実行するために、LSI機能検証技術では、「いかに機能カバレッジの漏れを発見するか」が鍵となります。
本セッションでは、業界唯一のLSI検証環境の品質測定ツールであるスプリングソフト社の「Certitude」を使い、いかに機能カバレッジの漏れを発見し、LSI回路不具合の未然防止を行うかを解説します。
2011年
11月18日(金)
時間:12:00 〜 12:45   会場:D11
FPGAプロトタイプデバッグ新手法
可視性を大幅に改善しシステム検証のボトルネックを解消

川畑 利介
技術本部 アプリケーションエンジニア
今のFPGAのデバッグ手法に満足されていますか?

・動画用のLSIを開発しているのに、数Kサイクル分の波形しか取得できない。
・RTLで設計しているのに、デバッグポイントはネットリストから選択しなくてならない。
・モニタ信号を変更したいだけなのに、再コンパイルに一晩かかってしまう。
・FPGAの特有の問題か論理バグなのか、解析に時間がかかりすぎる。
・SWの問題かHWの問題か、問題個所を特定できない。
・ボード開発チーム、SoCデザインチーム、ソフトウェア開発チーム間のコミュニケーションが難しい
・兎に角、プローブ・ポイントが少ない。

この様な経験はありませんか?

ProtoLink Probe Visualizerは、複数のエンジニア・チームが協調して“迅速に”FPGAプロトタイプを構築することに貢献し、
プロトタイプボード開発チームやSoCデザインチーム、ソフトウェア開発チームに多くのメリットをご提供いたします。

本セッションでは、Probe VisualizerがどのようにFPGAの可視性を向上し、どのような場面でデバッグに掛かる時間を短縮し、
プロトタイプの早期開発を支援するのか、その特徴をご紹介いたします。


2011年
11月18日(金)
時間:12:00 〜 12:45   会場:DM3
「機能カバレッジの漏れ」どうすれば気付けるか?
Certitudeのミューテーション技術

茂木 幸夫
技術本部 シニア アプリケーションエンジニア
ロジスティック曲線で考えると、現在のLSI機能検証は飽和期にあると思われます。
コンストレイント・ランダムやアサーションなどの技術によって、
LSI機能検証はロジスティック曲線上での成長期を経過しましたが、現在それ以上のLSI機能検証の向上には多大なコストが必要とされ、そこで得られる品質のROIは十分とはいえません。
弊社は、LSI機能検証が飽和期から再び成長期を迎えるためには、市場にブレークスル―効果のある技術が必要と考えます。
品質という面から機能検証を考えると、「問題解決」と「再発防止」をターゲットにしていた成長期に対し、今後のブレークスル―技術のターゲットの一つとして「未然防止」が挙げられるのではないでしょうか。
起きてない問題を事前に解決するという困難な課題である「未然防止」を実行するために、LSI機能検証技術では、「いかに機能カバレッジの漏れを発見するか」が鍵となります。
本セッションでは、業界唯一のLSI検証環境の品質測定ツールであるスプリングソフト社の「Certitude」を使い、いかに機能カバレッジの漏れを発見し、LSI回路不具合の未然防止を行うかを解説します。

連絡先

営業
Sales
TEL:045-470-8890   FAX:045-470-8891
E-mail:sales_jp@springsoft.com
URL:http://www.springsoft.com/jp

所在地

〒222-0033
神奈川県横浜市港北区新横浜 3-20-8
BENEX S-3 8F
BENEX S-3 8F,3-20-8 Shinyokohama, Kohoku-ku,
Yokohama 222-0033 Japan

出展者一覧 / 検索 に戻る

来場登録・マイページはこちら

主催者

同時開催

メディアパートナー

Tech-On

半導体産業新聞

EE Times Japan

このページの先頭へ

出展をご検討の方
個人情報保護方針 | 著作権について | お問い合わせ / ご意見・ご要望 | サイトマップ