出展者詳細 メンター・グラフィックス・ジャパン(株)
F-37 

メンター・グラフィックス・ジャパン(株)
MENTOR GRAPHICS JAPAN CO., LTD.

出展物紹介

EDA業界で唯一、革新的な組込み開発の製品を持つメンター・グラフィックスは、「EDA製品と組込みソフトウェアのコラボレーション」をテーマに様々なソリューションをご紹介します。

・Sourcery CodeBench(旧CodeSourcery g++): 組込みソフトウェア統合開発環境
・Sourcery System Analyzer: 組込みシステム性能解析環境
・Nucleus ReadyStart: 短期間で高機能/高品質の製品開発を可能にするオール・イン・ワンRTOS
・Inflexion UI: Android、Linux、Nucleusの3D/2D UIラピッド開発ツール
・BridgePoint: UMLモデル駆動型開発(ETロボコン 開発支援スポンサー)
・SystemVision: マルチドメイン仮想検証環境
・Vista: SoCの仮想プラットフォームおよび性能解析
・Questa/Veloce: 機能検証ソリューション
・Pixys: カスタムIC設計プラットフォーム
・Calibre/Olympus-SoC: 配置配線および物理検証/DFM
・PADS: デスクトップPCB設計のスタンダード

この他、出展者セミナーでは各EDA製品の最新情報のご紹介や、タワージャズジャパン、カリプト・デザイン・システムズとのジョイントセッションなど10タイトル、合計12セッションの講演を行います。

メンター・グラフィックスが可能にするユニークなソリューションをぜひご覧ください。


出展者セミナー

2011年
11月16日(水)
時間:13:00 〜 13:45   会場:F201
高耐圧だからこそ求められるチップの信頼性 - TowerJazzによる取組み -
成木保文(マーケティング部 フィールド・マーケティング・マネージャー メンター・グラフィックス・ジャパン株式会社) / 岡田直樹(デザインサポートグループ タワージャズジャパン株式会社)
半導体製造でのDFM (Design For Manufacturability)への取り組みが定着しつつある現在、その先の市場信頼性を考慮した設計手法、すなわちDesign For Reliability (DFR)の必要性が出てきています。DFRとは、実機での信頼性テストやスクリーニングに頼るだけでなく、設計段階から信頼性を考慮するものです。車載、家電向け等の半導体市場での不具合は、事故、火災といった人的災害に直結する可能性があるため、設計早期からの信頼性への対策は、今後ますます重要となっています。

本セッションでは、メンター・グラフィックスが提供しているDFRに基づいたCalibre PERCの概要のご紹介と、TowerJazzの高耐圧チップの信頼性への取り組みについてご紹介します。
2011年
11月16日(水)
時間:14:00 〜 14:45   会場:E205
複雑なDFMルールの早期具現化

半導体を使用した製品は、現在も指数関数的に増え続けており、今や半導体を全く利用していないテクノロジを見つけるのはほとんど不可能と言っても過言ではありません。市場での競争力を磨き、事業の収益性を高めるには、アイディアを製品化していくプロセスを改善し、コスト、サイクルタイム、品質の面でも他社を凌いでいく必要があります。本セッションでは、メンター・グラフィックスのCalibre製品群を使用した効率的DFM構築についての事例をご紹介します。
2011年
11月17日(木)
時間:11:00 〜 11:45   会場:D11
組込みSW早期開発とHW最適化を両立させるこつ

Vistaはメンター・グラフィックスが注力するESL戦略の中核です。従来のソリューションでは出来なかった組込みSW早期開発とHW最適化を両立させることが可能になります。そのカギは、、、このセッションでその秘密をご紹介します。
2011年
11月17日(木)
時間:12:00 〜 12:45   会場:D11
マルチドメインにおける仮想検証環境

電気系、メカ系、制御系の検証環境とテスト環境を含めたプロトタイピングをを行うために、異なるシミュレータや概念を考慮したマルチドメインでのシミュレーションは必要不可欠です。 本セッションでは、VHDL-AMS をベースにしたシステム設計検証ツール「SystemVision」の基本概念などを事例、動向を交えてご紹介します。
2011年
11月17日(木)
時間:13:00 〜 13:45   会場:D11
カリプトとメンターが推進するESL戦略

メンター・グラフィックスは、Vistaによる組込みSW早期開発とアーキテクチャレベルでのHW最適化を柱としたESL戦略を展開しています。そしてカリプ
トは、ハードウェア・リアライゼーションのフローを、独自のシーケンシャル・アナリシス技術に基づくシステムレベルからの等価性検証のSLECやRTL低消費電力最適化のPowerPro、そしてマーケットシェアNo.1の高位合成、Catapult C Synthesisを統合したソリューションとして提供します。このセッションでは両社の強力なパートナーシップにより、ESL技術の導入を牽引する戦略についてご紹介します。
2011年
11月17日(木)
時間:14:00 〜 14:45   会場:DM6
メンターのエミュレータが市場シェアを急速に伸ばしている技術的背景

メンター・グラフィックスのエミュレータは、この一年で市場シェアを格段に増やしました。単に高速、大規模、コストという指標ではなく、そこには明確な技術的背景があります。多くの事例から学ぶことができる、技術的な強みについて解説します。
2011年
11月17日(木)
時間:16:00 〜 16:45   会場:DM6
OVM/UVMにおける抜け漏れのないテストシナリオ開発手法とその自動化

機能カバレッジは検証の網羅性と品質において最も重要なメトリクスです。機能カバレッジによる検証マネジメントはもちろん、検証プロセスマネジメント、インテリジェント・テストベンチ・オートメーションの技術を用いて、検証効率を100倍高めるためのワザを伝授します。
2011年
11月18日(金)
時間:11:00 〜 11:45   会場:DM3
メンターのエミュレータが市場シェアを急速に伸ばしている技術的背景

メンター・グラフィックスのエミュレータは、この一年で市場シェアを格段に増やしました。単に高速、大規模、コストという指標ではなく、そこには明確な技術的背景があります。多くの事例から学ぶことができる、技術的な強みについて解説します。
2011年
11月18日(金)
時間:12:00 〜 12:45   会場:E205
先端ノードで増大するばらつきに向けた「Olympus-SoC」ソリューション

先端ノードでは、ばらつきの増大により決められた期間で高歩留まりのチップを設計することが困難になります。ばらつきに対応するためプロセス・コーナー数は増加し、配線ルールも複雑になります。また、チップの多機能化により動作モードも増加し、ばらつきに強いクロックラインの生成が課題となります。先端ノードの設計では、ばらつきに対応し、タイミング、歩留まり、パワーを包括的に最適化するソリューションが必要です。本セッションでは、メンター・グラフィックスのばらつきに向けたP&Rシステム「Olympus-SoC」が有するソリューションをご紹介します。
2011年
11月18日(金)
時間:13:00 〜 13:45   会場:DM3
組込みSW早期開発とHW最適化を両立させるこつ

Vistaはメンター・グラフィックスが注力するESL戦略の中核です。従来のソリューションでは出来なかった組込みSW早期開発とHW最適化を両立させることが可能になります。そのカギは、、、このセッションでその秘密をご紹介します。
2011年
11月18日(金)
時間:13:00 〜 13:45   会場:E205
早期歩留り安定化に向けたDFMソリューション

製造歩留りを改善するためには、その制約要因を識別して、解決する必要があります。プロセス・ノードが微細化されるにつれて、パターンの複雑さとプロセス・ステップ数の多さから、この識別には多くの時間と労力が費やされます。本セッションでは、メンター・グラフィックスの早期の歩留り安定化に向けたCalibre DFMプロダクトの取り組みについてご紹介します。
2011年
11月18日(金)
時間:15:00 〜 15:45   会場:DM6
新たなアナログ・フロントエンド設計環境

カスタムIC設計環境「Pyxis」は今年5月に発表したシミュレータのEldo Premierをはじめとして、アナログ自動配線、シミュレーション・コックピットの最適化、コンカレントレイアウト設計、Calibre PERCデザイン制約検証、ERC、Calibre DRCとのシンクロナイズ・レイアウト、既存データのインターオペラビリティなど豊富な機能を扱える新世代設計環境です。大規模化なレイアウトや複雑なプロセスのレイアウトルールを可能な限りツールで管理し、設計負担を軽減する各種新機能をご紹介します。

連絡先

マーケティング部
Marketing Division
TEL:03-5488-3035   FAX:03-5488-3032
E-mail:mktg_mgj@mentor.com
URL:http://www.mentorg.co.jp

所在地

〒140-0001
東京都品川区北品川4-7-35 御殿山ガーデン
Gotenyama Garden
7-35, Kita-shinagawa 4-chome,
Shinagawa-ku, Tokyo

出展者一覧 / 検索 に戻る

来場登録・マイページはこちら

主催者

同時開催

メディアパートナー

Tech-On

半導体産業新聞

EE Times Japan

このページの先頭へ

出展をご検討の方
個人情報保護方針 | 著作権について | お問い合わせ / ご意見・ご要望 | サイトマップ