出展者詳細 アルデック・ジャパン(株)
F-10 

アルデック・ジャパン(株)
Aldec-Japan K.K.

出展物紹介

アルデック社は、エレクトロニクス・デザイン検証のインダストリ・リーダです。
RTLデザイン作成、RTLシミュレータ、ハードウェア・アシステッド検証、エミュレーション、デザインルールチェック、IPコア、DO-254機能検証および軍事/航空宇宙向けソリューションといったパテントを取得したテクノロジを提供しています。

■ ALINT
デザインの品質向上、再利用を目的として、多くの企業でSTARCが制定したRTL設計スタイルガイドの設計ルールが採用されております。しかしながら、シミュレーションや実機において設計ルール違反による問題が依然多く発生し、問題のチェックには多くの工数を必要としています。ALINTは、STARCルールを含む多くのルールセットによって、設計初期からコーディングスタイルのチェックが行え、違反項目の容易な解析機能でデザインのルール違反や問題を早期に解決することが可能となります

■ Riviera-PRO
HDL設計で使用する標準言語を全てサポートし、Linux/Windows 32bit/64bitに対応した高速論理シミュレータです。高速波形表示、コードカバレッジ、アドバンスデータフローなどの強力なデバッグ機能、アサーションやOVM/UVMなどの最新検証手法をサポートしています。C/C++/DPI-C/SystemC、およびMATLAB/Simulinkとのインタフェースによって協調検証環境も容易に実現できます。また、マルチコアCPUをサポートしたシミュレーションにより、画期的なシミュレーション速度を実現しています。

■ Active-HDL
ブロックダイアグラム、ステートマシンなどのグラフィカル・エントリツールを搭載し、標準設計言語を強力にサポートする高速論理シミュレータを持つ設計支援ツールです。設計初期のドキュメント生成支援、論理合成や配置配線ツールの起動など、設計工程を管理/運用するこができます。各FPGAベンダツールと強力に連携し、Xilinx SecureIP等の暗号化されたソースのシミュレーションが可能です。多くの設計者によって使用された実績に裏付けられた多彩な機能によって設計、検証を効率良く進めることができます。

■ HES
ハードウェア論理検証やソフトウェア開発支援環境として、FPGAベースのエミュレータが市場に登場してから10年を超えました。しかし、多くの企業が導入をためらう、あるいはFPGAベースからカスタムチップを搭載したより高価なエミュレータへ移行せざるを得ない状況は変わりません。
その理由として、下記2点が挙げられると思います。

 1)エミュレーション環境構築に想定以上のリソースがかかり、結果としてTAT短縮にならなかった。
 2)環境は構築したものの、目標とするスピードが実現出来なかった為、一部の検証項目しか実施できなかった。

アルデックが提供するエミュレーション環境HESは、業界で唯一、Linux/Windows OSをサポートし、
ソフトウェア開発環境と親和性の高い検証環境を構築できます。さらにパテント取得済のクロック・ハンドリング技術やSCE-MIインフラストラクチャ準拠のトランザクタを提供し、エミュレーション手法の導入を加速します。

■ボード用HW/SW協調試験システム(参考出展:株式会社明電舎)
組み込み製品開発は機器の高機能と小型化が進み、マイコン搭載ボードの試験が極めて困難になってきています。
本システムは、高速論理シミュレータ(Riviera-PRO、 Active-HDLやその他)を使ってボードのHW/SW協調シミュレーションを可能とし、効率良くボードのデバッグを行うことができます。
サポートするマイコンは、ルネサスエレクトロニクス製SH-2とSH-2Aです。

本展示に関する問い合わせ先:

株式会社明電舎
 研究開発本部 システム技術研究所 ICT推進センター
 担当 森 E-mail mori-f@mb.meidensha.co.jp

* ALINT
For the purpose of design quality improvement and reuse many companies have adopted STARC RTL design style guide. However many problems due to design rule violation have still occurred during simulation and actual machine operation, so it takes a lot of man-hour to check the problem. ALINT has supported several kinds of rule sets including STARC rules. ALINT users can check coding style and utilize easy-to-use GUI to resolve design rule violations at early design stage.

* Riviera-PRO
Riviera-PRO is high-speed logic simulator which supports all of standard languages used for HDL design and both Linux/Windows 32bit/64bit platform. Powerful debugging features such as accelerated waveform viewer, code coverage, advanced dataflow, leading-edge verification methodology like assertion and OVM/UVM are supported. Riviera-PRO users can use C/C++/DPI-C/SystemC and MATLAB/Simulink interface to run co-simulation easily. In addition multi CPU supported simulation can significantly reduce simulation run time.

* Active-HDL
Active-HDL is design creation tool which provides both graphical entry like block diagram/state machine and integrated high-speed simulator for standard design languages. Design process management functionalities such as documentation, design flow manager and interface of revision control tools are provided. Active-HDL can work with FPGA vendor tools and encrypted source code like Xilinx SecureIP can be run. Active-HDL users can use various proven features to develop design efficiently.

* HES
Over 10 years has passed since FPGA based emulator has been introduced in the market as HW logic verification and/or software development support environment.
However many project managers are still not positive for its adoption or FPGA based emulator users have no other choice to move toward more expensive emulator based on custom chip.
Two major reasons of those same situation are shown below:

1)Building emulation environment needed more resources than expected, so as a result TAT could not be reduced.
2)Emulation environment has been built but target speed could not achieve. Therefore only some verification items could be performed.

Aldec's emulation environment "HES" is the only platform running on both Windows and Linux. HES brings verification environment compatible with software development environment.
In addition HES provides patented clock handling technologies and SCE-MI infrastructure based transactors. Aldec accelerates customer's emulation based verification methodology adoption.

* Hardware/Software Co-verification System for Embedded System
(Reference Exhibit by Meidensha Corporation ("MEIDEN"))

In the development of embedded systems, as the embedded systems become more functional and compact, the actual verification on the embedded system is getting extremely difficult.

This system is for hardware/software co-verification. By using a high-speed logic simulator ( Riviera-PRO, Active-HDL or others), it could perform simulation upon the embedded board. By using this system, the user can make an effective debugging of the program or device on the board.

This system could run the softwares written for Renesas Electronics' SH-2 and SH-2A RISC engines.

Contact at MEIDEN on this Web Info:

Fumihiko Mori
ICT Promotion Center
System Technology Research Laboratories
Research & Development Group
Meidensha Corporation
E-mail mori-f@mb.meidensha.co.jp


連絡先


TEL:03-5312-1791   FAX:03-5312-1795
E-mail:sales-jp@aldec.com
URL:http://www.aldec.co.jp/

所在地

〒160-0022
東京都新宿区新宿1-34-15 新宿エステートビル9F
Shinjuku Estate Bldg. 9F, 1-34-15 Shinjuku, Shinjuku-ku, Tokyo

出展者一覧 / 検索 に戻る

来場登録・マイページはこちら

主催者

同時開催

メディアパートナー

Tech-On

半導体産業新聞

EE Times Japan

このページの先頭へ

出展をご検討の方
個人情報保護方針 | 著作権について | お問い合わせ / ご意見・ご要望 | サイトマップ