出展者セミナー

入場事前登録の受付は終了しました。

11月16日(水) セミナープログラム一覧

    EE:システム設計・検証トラック
  ED:機能検証/テスト設計/設計・検証サービストラック
  EA:AMS設計・検証/PCB/SIPトラック
  EL:LowPower/IP/DFMトラック
  EP:ロジック設計&フィジカル設計/検証トラック
  EF:フリートラック
  ES:スペシャルトラック
 
会場 D11 DM3 DM6 E205 F201
11月16日 10:00 〜 10:45 EF-1
(株)半導体理工学研究センター

世界標準コンパクトモデルHiSIMとその活用推進活動


ED-1
日本シノプシス合同会社

続・今日から始めるカバレッジ・ドリブン検証 〜早期カバレッジ収束へのチャレンジ〜


ED-2
タナーリサーチジャパン(株)

アナログ特化ファウンドリ最大手TowerJazzのPower ManagementプロセスとTanner PDK でのリファレンスフローのご紹介


EP-1


ES-1


10:00 〜 10:45 11月16日
11:00 〜 11:45 EF-2
(株)半導体理工学研究センター

STARCの設計効率向上技術開発活動


ED-3
スプリングソフト(株)

「機能カバレッジの漏れ」どうすれば気付けるか? Certitudeのミューテーション技術


ED-4
日本シノプシス合同会社

早期HW/SW検証環境をいち早く構築するハードウエア・プロトタイピング・ソリューション


EP-2
日本シノプシス合同会社

開発期間を劇的に短縮する全く新しい論理合成手法


ES-2


11:00 〜 11:45
12:00 〜 12:45 EE-1
カーボン・デザイン・システムズ・ジャパン(株)

100%サイクル精度モデルベースのESLツール”SOC Designer Plus”


ED-5
CMエンジニアリング(株)

機能仕様書・検証仕様書のお困り解消! 〜検証エンジニアが仕様書の書き方のコツ教えます!!


ED-6
タナーリサーチジャパン(株)

低コストで信頼性の高いアナログ・ミックスドシグナルIC設計環境の構築に成功


EP-3
TOOL(株)

設計検証で威力を発揮! 設計の効率化に向けた多彩な機能群と、新製品の全貌を一挙公開!!


ES-3


12:00 〜 12:45
13:00 〜 13:45 EE-2
スプリングソフト(株)

FPGAプロトタイプデバッグ新手法 可視性を大幅に改善しシステム検証のボトルネックを解消


EE-3
アトレンタ(株)

アトレンタが提供するSoCインテグレーションツールGenSysのご紹介


EA-1
プロプラスデザインソリューション(株)

HiSIM_HVなど高耐圧モデルパラメータ抽出ツールに求められる技術 〜ナノデバイス時代に向けた高精度モデル抽出技術の重要性について


EL-1
日本シノプシス合同会社

サウンドプロセッサからAndroidまで対応するARCプロセッサコア・シリーズ


ES-4
メンター・グラフィックス・ジャパン(株)

高耐圧だからこそ求められるチップの信頼性 - TowerJazzによる取組み -


13:00 〜 13:45
14:00 〜 14:45 EE-4
日本シノプシス合同会社

高位合成を用いたアルゴリズム設計からRTL実装までの開発フロー (日本語セッションです)


EE-5
カリプト・デザイン・システムズ(株)

【SLEC】と業界を代表する【動作合成】ツールとの最新インテグレーション


EA-2
アットデザインリンクス(株)

Advanced Passive Device Model Extractor and Synthesizer Driven By Global Optimization Technology


EL-2
メンター・グラフィックス・ジャパン(株)

複雑なDFMルールの早期具現化





14:00 〜 14:45
15:00 〜 15:45 EE-6
日本シノプシス合同会社

Processor Designerを用いた特定用途向けプロセッサ開発


EE-7
DOCEA POWER

Power modeling for system architect: Why system architects need a dedicated power model? How does Aceplorer answers their need?


EA-3
MunEDA GmbH

MunEDA WiCkeDによる統計モデルを利用した設計の最適化


EL-3
アトレンタ(株)

アトレンタが提供するRTL解析プラットフォームSpyGlassのご紹介





15:00 〜 15:45
16:00 〜 16:45 EE-8
イノテック(株)

複雑なIPデータをメタデータ化し、HW/SWインタフェース品質を向上する設計と検証環境をご紹介


EE-9
MathWorks Japan

モデルベースデザインによる信号処理システム/IP開発


EA-4
日本シノプシス合同会社

益々重要となるインターオペラブル プロセス デザインキット(iPDK): 最新情況、そして挑戦


EL-4
日本シノプシス合同会社

すぐ使える!ローパワー・シミュレーションのデバッグ手法と UPF 最新情報





16:00 〜 16:45

11月17日(木) セミナープログラム一覧

    EE:システム設計・検証トラック
  ED:機能検証/テスト設計/設計・検証サービストラック
  EA:AMS設計・検証/PCB/SIPトラック
  EL:LowPower/IP/DFMトラック
  EP:ロジック設計&フィジカル設計/検証トラック
  EF:フリートラック
  ES:スペシャルトラック
 
会場 D11 DM3 DM6 E204 E205 F201
11月17日 10:00 〜 10:45 EE-10
イノテック(株)

複雑なIPデータをメタデータ化し、HW/SWインタフェース品質を向上する設計と検証環境をご紹介


EE-11
カーボン・デザイン・システムズ・ジャパン(株)

100%サイクル精度モデルベースのESLツール”SOC Designer Plus”


EA-8
CMエンジニアリング(株)

AMS設計検証のお困り解消! 〜アナログモデリング手法による開発TAT短縮のコツ教えます!!


EE-12
イノテック(株)

マルチコアSoCデザインを促進するためのコンパイラツールのご紹介


EL-5
イノテック(株)

最先端、高性能、使いやすいマルティメディアインタフェースIPのご紹介


ES-5


10:00 〜 10:45 11月17日
11:00 〜 11:45 EE-13
メンター・グラフィックス・ジャパン(株)

組込みSW早期開発とHW最適化を両立させるこつ


EE-14
サーキットストラ テクノロジーズ社

Standards based tool independent SystemC modeling for Virtual Platforms & HLS


EA-9
タナーリサーチジャパン(株)

低コスト! Tanner EDAの“小規模デジタル向け自動配置配線”ツールを使用した実ユーザー事例


EE-15
イノテック(株)

ハイスピード、ハイパフォーマンス、ローパワーのインターコネクトを Arteris社のNoCで実現!【日本語セミナー】


EL-6
プロプラスデザインソリューション(株)

ナノメーターテクノロジー世代に向けたDFY (Design for Yield) への挑戦 〜Meeting the challenges of DFY for Nanometer Design


ES-6
(株)ジェム・デザイン・テクノロジーズ

GemPackageを用いたチップパッケージ協調設計フローの構築例


11:00 〜 11:45
12:00 〜 12:45 EE-16
メンター・グラフィックス・ジャパン(株)

マルチドメインにおける仮想検証環境


EE-17
DOCEA POWER

Power modeling for system architect: Why system architects need a dedicated power model? How does Aceplorer answers their need?


EA-10
MunEDA GmbH

MunEDA WiCkeDファミリ最新機能、ツールご紹介


EE-18
スプリングソフト(株)

FPGAプロトタイプデバッグ新手法 可視性を大幅に改善しシステム検証のボトルネックを解消


EL-7
Methodics, Inc.

Bringing Order to the Chaos of IC Design - Solutions for the SoC Era





12:00 〜 12:45
13:00 〜 13:45 EE-19
メンター・グラフィックス・ジャパン(株)

カリプトとメンターが推進するESL戦略


EE-20
日本シノプシス合同会社

バーチャル・プロトタイピングを用いたARM(R)コアベース・システムレベル設計ソリューション


EA-11
AWR Japan(株)

納得! プリント基板設計における効果的なシミュレータならびにモデルの選定とは何か?


EE-21
フォルテ・デザイン・システムズ(株)

SystemC動作合成ツール“Cynthesizer”およびその設計事例のご紹介


EL-8
イノテック(株)

リアルタイムOSをハードウェア化した超低消費電力ネットワークプロセッサIPのご紹介





13:00 〜 13:45
14:00 〜 14:45 EF-3
(株)エーイーティー

CST STUDIO SUITEによる基板解析例と新バージョン速報


ED-7
CMエンジニアリング(株)

ローパワー化設計のお困り解消! 〜機能設計で消費電力削減のコツ教えます!!


ED-8
メンター・グラフィックス・ジャパン(株)

メンターのエミュレータが市場シェアを急速に伸ばしている技術的背景


ED-9
スプリングソフト(株)

「機能カバレッジの漏れ」どうすれば気付けるか? Certitudeのミューテーション技術


EP-4
日本シノプシス合同会社

えっ!そこまでできるの!?IC Compilerで超大規模デザイン設計をこんなに簡単に♪





14:00 〜 14:45
15:00 〜 15:45 EF-4
(株)半導体理工学研究センター

先端LSIテストへの挑戦 〜STILテストプログラムの時代招来


ED-10
イノテック(株)

アナログ回路シミュレーションの高精度化ソリューション: SPICE高精度モデリング-それでもモデルに限界はある


ED-11
Blue Pearl Software, Inc.

RTL analysis for effective and efficient synthesis.


ED-12
Real Intent, Inc.

"Accelerating RTL Sign-off for Systems-on-Chip (SoC)"


EP-5
日本シノプシス合同会社

インプリメントと並行したフィジカル検証と自動修正によりTATを削減するIC Validator 〜設計フローに統合された“インデザイン”フィジカル検証〜





15:00 〜 15:45
16:00 〜 16:45 EF-5
(株)半導体理工学研究センター

試作支援プロジェクトが拡げる半導体コミュニティ


ED-13
日本シノプシス合同会社

機能検証の要!検証IPとメソドロジの融合 (日本語セッションです)


ED-14
メンター・グラフィックス・ジャパン(株)

OVM/UVMにおける抜け漏れのないテストシナリオ開発手法とその自動化


ED-15
日本イヴ(株)

ZeBuが実現する“完全無欠”の高速ハードウェア/ソフトウェア協調検証プラットフォーム


EP-6
日本シノプシス合同会社

電源IRドロップ/EM解析ツールPrimeRailと、インプリメントと平行したパワー・インテグリティ検証による早期パワーネットワーク・クロージャを実現する“インデザイン”レール解析





16:00 〜 16:45

11月18日(金) セミナープログラム一覧

    EE:システム設計・検証トラック
  ED:機能検証/テスト設計/設計・検証サービストラック
  EA:AMS設計・検証/PCB/SIPトラック
  EL:LowPower/IP/DFMトラック
  EP:ロジック設計&フィジカル設計/検証トラック
  EF:フリートラック
  ES:スペシャルトラック
 
会場 D11 DM3 DM6 E205 F201
11月18日 10:00 〜 10:45 EF-6
(株)半導体理工学研究センター

IT(半導体)の市場としての医療・ヘルスケアの現状と将来


ED-16
Jasper Design Automation

Leveraging Jasper Formal Verification Throughout the Entire Design Cycle


ED-17
日本シノプシス合同会社

STAR Memory Systemを使用した組込みメモリのセルフテストとリペア


EP-7
NANGATE

MegaLibraryを使用した回路最適化手法





10:00 〜 10:45 1月18日
11:00 〜 11:45 EF-7
イノテック(株)

デザインサクセスへと導くタワージャズのデザインイネーブルメント・ イノベーション


ED-18
メンター・グラフィックス・ジャパン(株)

メンターのエミュレータが市場シェアを急速に伸ばしている技術的背景


ED-19
タナーリサーチジャパン(株)

低コストで信頼性の高いアナログ・ミックスドシグナルIC設計環境の構築に成功


EP-8
日本シノプシス合同会社

スタティック・サインオフ統合環境PrimeTimeの最新情報





11:00 〜 11:45
12:00 〜 12:45 EE-22
スプリングソフト(株)

FPGAプロトタイプデバッグ新手法 可視性を大幅に改善しシステム検証のボトルネックを解消


ED-20
スプリングソフト(株)

「機能カバレッジの漏れ」どうすれば気付けるか? Certitudeのミューテーション技術


ED-21
日本イヴ(株)

ZeBuが実現する“完全無欠”の高速ハードウェア/ソフトウェア協調検証プラットフォーム


EP-9
メンター・グラフィックス・ジャパン(株)

先端ノードで増大するばらつきに向けた「Olympus-SoC」ソリューション





12:00 〜 12:45
13:00 〜 13:45 EE-23
サイバネットシステム(株)

SystemCとBluespec System Verilogで実現する革新的な設計環境の実現


EE-24
メンター・グラフィックス・ジャパン(株)

組込みSW早期開発とHW最適化を両立させるこつ


EA-12
日本シノプシス合同会社

次世代アナログ・ミックスドシグナル設計・検証ソリューション: CustomExplorer Ultra/HSPICE/XA/HSIM/Custom Designer


EL-9
メンター・グラフィックス・ジャパン(株)

早期歩留り安定化に向けたDFMソリューション


ES-7
(株)半導体理工学研究センター

新STARCの構想とアプリ連携への戦略:その1 (注:本セミナは13:00〜14:45の2小間連続となり途中休憩は御座いません)


13:00 〜 13:45
14:00 〜 14:45 EE-25
日本シノプシス合同会社

バーチャル・プロトタイピングを用いた組込みシステムの低消費電力化とパフォーマンス最適化 (日本語セッションです)


EE-26
カリプト・デザイン・システムズ(株)

Catapult Cを加えたカリプト社の業界唯一の次世代ESLインプリメンテーション・フロー


EA-13
アットデザインリンクス(株)

Context Dependent Device Modeling and Verification Flow for 28nm and Below


EL-10
イノテック(株)

ついに実現!! SoCに実装できる組込用FPGA IPのご紹介


ES-8
(株)半導体理工学研究センター

新STARCの構想とアプリ連携への戦略:その2 (注:本セミナは13:00〜14:45の2小間連続となり途中休憩は御座いません)


14:00 〜 14:45
15:00 〜 15:45 EE-27
イノテック(株)

マルチコアSoCデザインを促進するためのコンパイラツールのご紹介


EE-28
イノテック(株)

複雑なIPデータをメタデータ化し、HW/SWインタフェース品質を向上する設計と検証環境をご紹介


EA-14
メンター・グラフィックス・ジャパン(株)

新たなアナログ・フロントエンド設計環境


EL-11
日本シノプシス合同会社

UPFフローのアップデートと適用事例のご紹介


ES-9


15:00 〜 15:45
16:00 〜 16:45 EE-29
イノテック(株)

ハイスピード、ハイパフォーマンス、ローパワーのインターコネクトをArteris社のNoCで実現!【日本語セミナー】


EE-30
カーボン・デザイン・システムズ・ジャパン(株)

100%サイクル精度モデルベースのESLツール”SOC Designer Plus”


EA-15
イノテック(株)

アナログ回路シミュレーションの高精度化ソリューション: 実機レベルの回路特性を予測-アナログ回路設計環境の革新


EL-12
カリプト・デザイン・システムズ(株)

手間をかけずに確認できる低消費電力化へのアプローチ


ES-10


16:00 〜 16:45