![Electronic Design and Solution Fair [EDSフェア]](../common/img/logo_header.gif){kind=logo}
最先端40nmテクノロジーが導入されたFPGA/PLDは、家電等の量産品に多数搭載されるなど半導体のテクノロジードライバとしての地位を築き、今後も、さらなる発展が見込まれています。
本年で17回目を迎えるFPGA/PLDの日本国内におけるパイオニアコンファレンスであるFPGA/PLD Design Conferenceでは、過去、有料で実施していたチュートリアルセッションを、未曾有の経済状況の中で奮闘するエレクトロニクス技術者を応援するため、全セッションについて無料化することにいたしました。FPGA/PLD Design Conferenceとしての基調講演、特別講演、FPGAのトップ企業を迎えた招待講演、チュートリアル講演、スペシャルセッションを企画しております。
皆様のご参加を心よりお待ちしています。
FPGA/PLD Design Conference実行委員長 末吉 敏則（熊本大学）
| 会 場 | アネックスホールF201 |
|---|---|
| 日 時 | 1月28日(木)、29日(金) 10:00～17:00 |
| 聴講方法 | 聴講無料・事前申し込み不要（直接会場へお越しください） |
1月28日(木)
| 1月28日(木) 10：30-11：30 基調講演 |
|---|
リコンフィギャラブルデバイスの現状と動向細粒度のリコンフィギャラブルデバイスであるFPGAのハイエンド製品は益々高機能化し部分再構成機能も強化されている。一方、ローエンド製品は特に消費電力の改善が顕著である。基本特許が切れたことによる新規ベンダーの参入も注目されている。一方、第2世代を迎えた動的リコンフィギャラブルデバイスは、利用分野に特化する一方、小規模なアレイを複数用いたマルチコア化も進んでいる。このようなリコンフィギャラブルデバイスの現状と動向を紹介する。 天野 英晴 氏 [慶應義塾大学 教授]
|
| 1月28日(木) 13:00-13:45 招待講演1 |
|---|
ASICプロが語るザイリンクスFPGAの挑戦 －日本産業の未来へ菊池 秀夫 氏 [ザイリンクス(株) 副社長]
|
| 1月28日(木) 13:45-13:55 協賛講演 |
|---|
進化したFPGAにASIC的検証手法を ～ModelSim Delux Edition～菅沼 庸吉 氏 [(株)PALTEK エンジニアリング ディビジョン 課長]
|
| 1月28日(木) 14:15-15:45 スペシャルセッション |
|---|
ＦＰＧＡはどう使うのが賢いか? ～FPGA大喜利，設計のコツ教えます～大容量メモリ，DSP,マイクロプロセッサなどを搭載した大規模FPGAが続々登場し，１個から作れるFPGAはシステム開発になくてはならない存在となった．しかし,その設計技術は複雑化，搭載基板は高度化し，所望の動作を得るためのハードルは高くなるばかりである．本パネルセッションでは，FPGA設計にかかわる，FPGAベンダ，基板，ツール，そしてユーザーの各界の代表に登壇いただき，”FPGAを使うと何がメリット？”から”FPGAが動かないときにまず何をする？”そして”FPGA基板が予算オーバーしたらどうする？など，様々な課題を解決すべく，ノウハウの基本から裏技までを大喜利形式で紹介する．
|
| 1月28日(木) 16:00-16:45 招待講演2 |
|---|
Flash FPGAs: a different technological approach to PLDs’片山 雅美 氏 [アクテルジャパン(株) セールスディレクター]
|
| 1月28日(木) 16:45-16:50 協賛講演 |
|---|
Altium DesignerにおけるFPGA設計常木 竜太 氏 [(株)エー・ディ・ティ ALTIUM日本代理店 システム開発部 FAE課]
|
| 1月28日(木) 16:50-17:00 協賛講演 |
|---|
FPGA検証を効率的に行うアルデック社の取り組み藤永 康博 氏 [アルデック・ジャパン(株) 代表取締役]
|
1月29日(金)
| 1月29日(金) 10:00-11:00 特別講演 |
|---|
回路の消費電力から暗号を解読するサイドチャネル攻撃の実際VLSIの高速化・高集積化技術の進歩により，かつては大きな演算リソースを必要 とした暗号ハードウェアが家電やポータブル機器に容易に実装できるようになっている．また，急速に拡大するブロードバンド・ネットワーク社会における情報 の保護に，高性能な暗号ハードウェアを欠かすことはできない．そこで本講演では，まず，日常生活のさまざまな場面で利用されている暗号ハードウェアの事例 を示す．それに続いて，近年注目が集まっている，暗号回路の消費電力や電 磁波を解析して秘密情報を盗み出すサイドチャネル攻撃の実際を取り上げる． そして，サイドチャネル攻撃実験の標準プラットフォームとして産総研が開発したFPGAボードSASEBO (Side-channel Attack Standard Evaluation Board)を紹介し，それを中心とする安全性評価の国際規格策定に向けた取り組みについて解説を行う． 佐藤 証 氏 [産業技術総合研究所 情報セキュリティ研究センター ハードウェアセキュリティ研究チーム長]
|
| 1月29日(金) 11:00-11:05 協賛講演 |
|---|
匠のエンジニア集団・プライムゲートのFPGA開発実績紹介鈴木 宏海 氏 [(株)プライムゲート 営業部]
|
| 1月29日(金) 11:05-11:10 協賛講演 |
|---|
～ムダな苦労はもうしたくない！～ FPGA開発を楽にするJTAG活用ノウハウ内藤 竜治 氏 [特殊電子回路(株) 代表取締役]
|
| 1月29日(金) 11:30-12:15 招待講演3 |
|---|
Lattice Semiconductor 社の戦略製品と戦略市場について山本 好充 氏 [ラティスセミコンダクター(株)代表取締役]
|
| 1月29日(金) 12:15-12:25 協賛講演 |
|---|
簡単評価！ Latticeリファレンスボードとデザイン・サービス北村 塁 氏 [富士エレクトロニクス(株) 技術開発部 latticeグループ マーケティング担当]
|
| 1月29日(金) 13:15-14:15 チュートリアル1 |
|---|
FPGA汎用プロトタイプボードを用いたSoC開発事例昨今のSoC開発では、さまざまな要求によりプロトタイピング環境の構築が行われていますが、近年では回路規模増大により、1個のFPGA上にすべての回路を搭載することは不可能なケースが多々あります。また、プロトタイプ上の制約によりSoCと完全に等価にすることはできず、等価でない部分にバグが潜んでしまいます。さらにプロトタイプ立ち上げまでの工数が設計者の負担を増大させ、日程に影響を与え、設計者や経営陣の頭を悩ませることになります。弊社ではFPGA汎用プロトタイプボードを活用することでこれらの問題の緩和が可能であると考え、現在、FPGA汎用プロトタイプボードを活用して次世代SoCの開発を行っています。本セッションではFPGA汎用プロトタイプボード導入までの経緯、導入後の予備実験および現行SoCのプロトタイプボードへの実装などについて、実例を交えながらFPGA汎用プロトタイプボードの有効性についてご報告します。 中島 孝二 氏 [パイオニアマイクロテクノロジー(株) 第二技術部設計五課 副主事]
|
| 1月29日(金) 14：15-14：25 協賛講演 |
|---|
FAVS(FPGA Accelerated Verification Solution)
|
| 1月29日(金) 14：25-14：30 協賛講演 |
|---|
FPGAを使ったLSI評価ボードのご紹介澤田 朋子 氏 [三菱電機マイコン機器ソフトウェア(株) 第3事業部開拓部営業グループ]
|
| 1月29日(金) 14:45-15:30 招待講演4 |
|---|
市場要求と技術トレンドにみる、アルテラFPGA＆ASICの可能性日隈 寛和 氏 [日本アルテラ(株) 代表取締役社長]
|
| 1月29日(金) 15：30-15：45 協賛講演 |
|---|
FPGAを取り巻くトピックと新しいFPGAの挑戦末吉 敏則 氏 [(特非)FPGAコンソーシアム 理事長]
|
| 1月29日(金) 16:00-17:00 チュートリアル2 |
|---|
FPGAならではの部分再構成機能の使い方FPGAには，デバイスを動作させたまま回路の一部を書き換える「部分再構成」の機能があります．部分再構成を使えば，用途や環境に応じて機能を切り替える柔軟なシステムを実現でき，回路面積や消費電力の削減も可能になります．かつては煩雑であった部分再構成システムの設計は，今では飛躍的に容易になりました．本講演では，FPGAの部分再構成機能の使い方を，マルチ暗号プロセッサへの応用事例などを通して説明します. 堀 洋平 氏 [中央大学 研究開発機構 専任研究員/機構助教]
|
