半導体・システム設計ソリューションの必須技術を網羅した業界を代表する展示会&Conference

司会：長谷川 隆 氏 JEITA SystemCワーキング・グループ 主査 [富士通]

SystemCは、2005年12月にIEEEにおいて、SystemCの標準IEEE 1666-2005が承認された後も、OSCI SystemC2.2やTLM2.0のリリース等が行われ、さらに活動の範囲は広がりつつあります。そして現在もC言語ベースのシステムレベル設計言語の業界標準として、検証、設計分野で幅広く利用され、今後もさらなる期待が寄せられています。本セッションでは、1) OSCIによるSystemCアップデートとTLM2.0チュートリアル、2) JEITA SystemCワーキング・グループによるSystemCベースのTLM2.0に関する取り組みの報告、3) SystemCを用いた設計事例の発表を行います。

• OSCIアップデート：Patric Sheridan氏 (OSCI)
• TLM2.0チュートリアル：Thorsten Grötker氏 (OSCI)
• TLM2.0に関する取り組み：SystemCワーキング・グループ
• TLMを活用したソフトウェア早期開発：中村 和正 氏 [富士通]

●最新のシステムLSI低消費電力設計技術 −標準化に期待するところ−
西口 信行 氏 [STARC 執行役員 開発第1部長]

最新のシステムLSIの低消費電力設計では、マルチ電源、マルチ閾値電圧の使用、クロックゲーティング、パワーゲーティング、ベクターレス電力計算、トランジスタゲート長調節など、さまざまな技術を組み合わせて使うことが必要となっています。本講演では、この低消費電力設計を可能にする技術の現状を解説いたします。また、これらの技術の組み合わせを間違いなく効率よくコントロールするには、標準化された方式を使う必要があり、その重要性や期待するところについても述べます。

●Unified Power Format（UPF）フォーラム（同時通訳付）

今日、消費電力は、システムLSIのアーキテクチャ担当や設計担当にとって最重要課題の一つになっています。これまで、各EDAベンダーは各々のユーザの低消費電力設計へのニーズに対応して独自仕様のフォーマットを定義し、またユーザは、それらを用いて設計をしていました。しかし、この複数のフォーマットは、設計フローの一貫性の喪失や、記述が冗長になることから来るミスや仕様変更への追従漏れなどを引き起こしていました。
UPFは、DAC 2006で多くのユーザから出された、RTLからGDSIIまでの低消費電力設計をカバーする標準Power Formatの定義要望に対して、Accellera（アクセレラ）が2007年2月に策定したものです。現在では複数のベンダーが、その低消費電力設計のフローの中で、UPFをサポートしています。
このフォーラムでは、UPFを基軸とするアーキテクチャ仕様から実装までのトータルな低消費電力設計ソリューションと、その事例のご紹介をいたします。

• 司会/Introduction：
  Dennis Brophy 氏 ［Accellera, Vice-Chair］
• Architecting a low power design with UPF：
  Tom Chau 氏 ［Synopsys, Sr. Director CAE］
• Functional verification of a low power design:
  Stephen Bailey 氏 [Mentor Graphics, Product Marketing Manager]
• Synthesizing and implementing the low power design :
  Arvind Narayanan 氏 ［Magma Design Automation, Product Director］
• 事例：UPF Experience & Conclusion:
  Dennis Brophy 氏 ［Accellera, Vice-Chair］

●Common Power Format（CPF）フォーラム

CPFは、Cadence社が提唱し設立された標準化団体Power Forward Initiativeによって策定され、現在はSi2の標準として認定されているLow Power設計フォーマットです。本フォーラムでは、CPF標準化の背景及び最近のSi2 Low Power Coalitionグループによる活動状況について述べると共に、CPFの活用実例をご紹介いたします。電源遮断や多電源設計など複雑化する最先端Low Power設計に対する、論理検証・テスト設計・合成・配置配線・サインオフ解析までのCPFを基軸とするトータルな設計ソリューション、及びSTARC とNECマイクロシステムによるCPFの具体的な適用事例をご紹介する事で、標準フォーマットCPFを設計フローの中で共有、活用する事の利点をご説明いたします。

• 司会/Introduction： Jake Buurma 氏 ［Si2, VP］
• CPFの概要とCPFを活用したLow Power設計環境ソリューション：
  鈴木 貞雄 氏 ［日本ケイデンス・デザイン・システムズ社 シニア テクニカル マーケティング マネージャー］
• 事例1：STARCAD-CEL PRIDE V1.5ローパワー設計フロー：
  杉岡 俊明 氏 ［STARC 開発第1部 チームリーダー］
• 事例２：65nm/55nm世代以降の究極の低消費電力ＳｏＣ設計技術を目指して：
  菊池 洋 氏 ［NECマイクロシステム 基盤コア開発事業部 主任］

●Power FormatへのJEITAの取り組み

山田 節 氏 JEITA EDA標準化小委員会 主査 [三洋電機]