出展者詳細 プロプラスデザインソリューション(株)
C-15 

プロプラスデザインソリューション(株)
ProPlus Design Solutions KK

出展物紹介

ProPlus Design Solutions社は、創業以来培ってきたSPICEモデリングおよびシミュレーション技術を更に進化させ、新たにParallel Statistical SPICEエンジンを開発しました。
このSPICE高速化技術をバックボーンとして、今後、より微細化するデバイス開発、先端アナログミックスシグナル回路設計に要求される、パフォーマンスの改善および歩留りの最適化を実現すべく、革新的なDFY(Design for Yield)ソリューションをお届けします。

モデリング統合環境
■ BSIMProPlus: SPICEパラメータ抽出ツール
■ ModelExplorer: SPICEモデルQAツール
■ NoiseProPlus 9812D(新製品): DSA搭載、最先端プロセスにも対応可能な高精度1/f, RTS計測システム

新世代AMSシミュレータ
■ NanoSpice(ギガスケール・パラレルシミュレータ):『1億素子』レベルのSPICE精度検証の実現と、設備投資へのコスト削減を両立する、高速・高精度パラレルSPICEシミュレータ

DFY解析/改善プラットフォーム
■ NanoYield: NanoSpiceをエンジンとした、新開発、高速モンテカルロ技術による歩留り検証ツール
◇ MC-Pro: アドバンスド・サンプリングメソッドを用いた高速パラレル・モンテカルロ
◇ HS-Pro: IBM社よりライセンスし、同社にて実績のあったHigh Sigma技術を用いた超高速モンテカルロ
■ NanoExplorer: DFY解析/改善をサポートするGUI環境



ProPlus Design Solutions, Inc. delivers EDA solutions with the mission to enhance the linkage between design and manufacturing.
ProPlus provides unique DFY(Design for Yield) solutions that for the first time integrate all the key components from one vendor,
including device modeling software, a parallel Spice engine and statistical analysis algorithms.

Industry's leading device modeling technology platform
- BSIMProPlus: SPICE modeling tool
- ModelExplorer: SPICE ModelQA tool
- NoiseProPlus 9812D (New Product): Industry standard Low Frequency Noise Characterization and Modeling system

New Generation AMS Simulation technology
- NanoSpice: Giga-scale parallel SPICE simulator

Innovative DFY platform
- NanoYield: Integrated DFY design solution with Monte Carlo Advanced (MCA) technology based on NanoSpice
> MC-Pro: For 3sigma, 10-100 times speed-up over traditional MC
> HS-Pro: For 4-6sigma, High sigma statistical simulation performance by orders of magnitude
- NanoExplorer: GUI-based DFY design environment




出展者セミナー

2013年
11月22日(金)
時間:11:00 - 11:45   会場:CM3   セッション番号:【EA-03】
AMS設計に新たな局面を切り開く、ギガスケール・パラレルシミュレータNanoSpiceの実力 (1億素子レベルのSPICE精度検証、High-Sigmaモンテカルロ解析)
- Circuit Simulation & Design For Yield in the Gigascale FinFET Era


Bruce McGaughy
ProPlus Design Solutions, Inc. Ph.D. CTO, Senior VP of Engineering
■Overview:
Traditionally designers use SPICE for accuracy and FastSPICE for capacity or performance. Parallelization has helped improve capacity and performance of SPICE. FastSPICE has not improved sufficiently in accuracy and usability, especially when you consider process variation effects and for low power designs. This seminar will demonstrate how NanoSpice pushes Parallel SPICE capacity to greater than 100M element levels and will share performance benchmarking data. Analog and Memory application cases will be shown as well as NanoSpice use cases with High Sigma Monte Carlo.

Circuit simulation and design for yield continue to be the primary bottlenecks in Analog, RF, Mixed-Signal, custom digital and memory designs. Circuit size and continues to grow, resulting in demands for higher capacity in simulation and longer simulation runs are required to verify complex designs with multiple operation & power modes. At the same time, postlayout simulations are more important due to increased wire resistance relative to MOSFET channel, and parasitic networks are larger and more complex due to the adoption of FinFET in leading node 16nm technologies. Finally, layout parasitic effects and random process variations require advanced design for yield (DFY) techniques to ensure 3 to 6 sigma coverage of process corners and to achieve the optimal performance vs margin tradeoffs.

In this seminar we will discuss these challenges and the ProPlus solution, which is to combine advanced modeling technologies with giga-scale parallel SPICE, all built within a suite of yield prediction tools for fast PVT characterization, 3 sigma corner extraction, high sigma yield prediction and yield enhancement.


■What attendees will learn:
-About the evolution of simulator technology over generations in response to design trends
-Simulation speedup benchmarking for challenging and large pre-and post-layout memory and analog designs
-About speedup delivered by tightly integrated simulator and variation analysis tools
-How NanoSpice is used along with IBM-licensed High Sigma Monte Carlo solution for yield optimization

■Who should attend:
Engineers and managers designing at deep nanometer technology nodes or working on complex low power designs.
2013年
11月22日(金)
時間:14:00 - 14:45   会場:DM2   セッション番号:【EL-01】
高品質アナログ製品開発のコスト削減を現実化する、高精度SPICEによるDFY(Design For Yield)技術

横山 昇峰輝
営業技術部 (シニアテクニカル・コンサルタント)
当セミナーでは、弊社DFY構想の核となるギガスケール・パラレルシミュレータNanoSpiceの基本技術およびその導入メリットと共に、今後の大規模DFY(Design For Yield)検証の必要性と現実について説明致します。

プロプラスデザインが掲げるDFY構想から得られるメリットは以下の通りです。
NanoSpiceの基本技術であるマルチコア・パラレル処理は、歩留り解析の鍵ともなるモンテカルロ解析においても、最大の効果をもたらします。

■既存のシミュレータで構築した設備投資におけるコスト削減への見直しが可能
■主要ファウンドリーが使用している弊社モデリングツール BSIMProPlusが提供するSPICEモデルはNanoSpiceのSPICEソルバーと同様なため、回路検証時にはファウンドリーにおけるモデリング精度と同じシミュレーション解析が可能
■既存のシミュレータ環境にNanoSpiceを加えることで、ナノプロセステクノロジーを使った大規模回路検証のみならず、高精度高品質AMS設計に必要な歩留り解析への発展が可能

連絡先

プロプラスデザインソリューション株式会社
営業技術部

TEL:03-5942-5260   FAX:03-6676-1198
E-mail:tetsuya.ohta@proplussolution.com
URL:http://www.proplussolution.com

所在地

〒104-0043
東京都中央区湊3-8-1 リエトコートアルクスタワー2205

出展者一覧 / 検索 に戻る

出展者セミナー聴講事前登録はこちら/マイページはこちら

主催者

同時開催

Embedded Technology 2013

メディアパートナー

Tech-On

EDN

EETIMES Japan

半導体産業新聞

このページの先頭へ