| 日 時 | 1月28日（木）10：30〜17：15 1月29日（金）10：30〜17：15 |
|---|---|
| 場 所 | 会場 C11 ： 展示会場セミナールーム1F 会場 DM3・DM5・DM6 ： 展示会場セミナールーム中2F ※1Ｆコンコースよりご入場ください。 会場 E204・E205・E206 ： 展示会場セミナールーム2F 会場 F202 ： アネックスホール2F ※2Ｆコンコースよりご入場ください。 |
 |
|
| システム設計・検証 | ロジック設計＆フィジカル設計 ／検証 | AMS設計・検証 PCB |
テスト設計 機能検証 |
IP LowPower DFM |
フリー | ||||||
|---|---|---|---|---|---|---|---|---|---|---|---|
| DM6 | DM5 | E204 | E205 | E206 | C11 | DM3 | F202 | ||||
| 1月28日 | 10:30 〜 11:15 | PHYSWARE INC 3D Full-wave Package-Board Simulation for SSN-SSO applications |
IP イノテック(株) 新アプローチによる先端プロセス高性能インターフェースIPのご紹介 |
10:30 〜 11:15 | 1月28日 | ||||||
| 11:30 〜 12:15 | アトレンタ(株) 設計者の能力を最大限に引き出す "Atrenta RTL Desktop" |
カーボン・デザイン・システムズ・ジャパン(株) Solving The System Model Challenge |
AMS アットデザインリンクス(株) HiSIM2 and HiSIM_HV Model Extraction and Validation |
DFT 日本シノプシス合同会社 ローパワー・テスト:UPFベースのテスト・スケジューリング、パワー・バジェッティング、他、最新テスト・ソリューション |
IP デナリソフトウエア(株) IPを活用したメモリサブシステムのシステム最適化 |
日本ワンスピン・ソリューションズ(株) 初心者のためのフォーマル アサーションベース検証 - 1日でスタート |
11:30 〜 12:15 | ||||
| 12:30 〜 13:15 | アトレンタ(株) アトレンタが提案するディープサブミクロンに 対応したRTLからのテスト戦略 |
タナーリサーチジャパン(株) 低コストで信頼性の高いアナログIC設計環境を構築する方法とは? |
AMS MunEDA GmbH DFY Design for Yield with MunEDA WiCkeD - Analysis, Modelling and Optimization of analog and mixed-signal circuits |
Functional CyberTec(株) JASPER社 進化するフォーマル検証 アーキテクチャーからポストシリコンまで! |
IP 日本シノプシス合同会社 世界 No.1シェアのコネクティビティIP:多岐にわたる設計/検証用IPを提供するDesignWare IPファミリー |
日本ワンスピン・ソリューションズ(株) 自動化された原因解析によりアサーションおよび設計デバッグ工数を大幅に削減 |
12:30 〜 13:15 | ||||
| 13:30 〜 14:15 | サイバネットシステム(株) 高位合成: Bluespecによる実行可能仕様書から検証済みRTLへのリファイン |
コフルエント デザイン 高位抽象化によるシステム検討・アーキテクチャ探索を実現するツール |
メンター・グラフィックス・ジャパン(株) Low Power Design Challenges for Mobile Devices at 32/28nm |
Functional デナリソフトウエア(株) 検証ストレスを軽減するための検証IP活用術 |
LowPower 日本シノプシス合同会社 今日から始めるローパワー検証入門 |
日本イヴ(株) マルチコア時代の新たな検証危機へのソリューション:ZeBu-Server |
13:30 〜 14:15 | ||||
| 14:30 〜 15:15 | サイバネットシステム(株) Bluespec Models Enable Early Emulation |
イノテック(株) Arteris社が提供する次世代SoCインターコネクト ”Network on Chip”のご紹介 |
メンター・グラフィックス・ジャパン(株) 32/28nm世代のレイアウト検証ソリューション |
PCB 日本ケイデンス・デザイン・システムズ社 進化するSiP設計! システム・コネクティビティがマルチ・ダイを可能にする |
Functional デナリソフトウエア(株) AMBAプラットフォームの実践的な検証手順 |
LowPower カリプト・デザイン・システムズ(株) RTLにおける消費電力最適化ツールPowerProファミリの紹介 |
日本ケイデンス・デザイン・システムズ社 Can your spreadsheet do this? -Pre-RTL段階の革新的なチップ見積もり環境 |
14:30 〜 15:15 | |||
| 15:30 〜 16:15 | アトレンタ(株) Introduction to the Atrenta Power Backbone |
イノテック(株) Duolog Technologies社 「包括的なチップインテグレーション手法について」 |
日本シノプシス合同会社 インデザイン・フィジカル検証:インプリメントと並行して実行できるフィジカル検証によりTATを削減するIC Validator |
PCB メンター・グラフィックス・ジャパン(株) 抜群のコストパフォーマンスで回路+基板設計に各種解析もこなすPADS Suite |
Functional 日本リアルインテント(株) Formal Technology for Verification |
DFM TOOL(株) 設計現場で活用できるLAVIS適用事例を一挙公開 ! 〜 LAVISを使いこなしてコストを削減、TATも短縮 〜 |
メンター・グラフィックス・ジャパン(株) Pro/E、CATIA.V5、その他3D-CADに完全統合化された熱流体解析ソフトウェアFloEFD |
15:30 〜 16:15 | |||
| 16:30 〜 17:15 | Synfora, Inc. アルゴリズム合成ツールPICO Extreme Powerによる低消費電力設計 |
Functional カリプト・デザイン・システムズ(株) アルゴリズムから低電力高位合成フローにおけるSLEC(シーケンシャル等価性検証)の適応 |
DFM 日本シノプシス合同会社 マニュファクチャリング・ソリューション:32nm以降の性能/歩留まりを改善するOPC |
メンター・グラフィックス・ジャパン(株) ジャンクションからパッケージ・基板までの熱抵抗・容量を測定できるT3Ster・TERALED |
16:30 〜 17:15 | ||||||
| システム設計・検証 | ロジック設計＆フィジカル設計 ／検証 | AMS設計・検証 PCB |
テスト設計 機能検証 |
IP LowPower DFM |
フリー | ||||||
|---|---|---|---|---|---|---|---|---|---|---|---|
| DM6 | DM5 | E204 | E205 | E206 | C11 | DM3 | F202 | ||||
| 1月29日 | 10:30 〜 11:15 | アトレンタ(株) Introduction to the Atrenta Power Backbone |
AMS 日本シノプシス合同会社 次世代カスタム/AMS設計・検証ソリューション:インプリメント/検証/解析の統合ソリューション Custom Designer/CustomSim |
DFT メンター・グラフィックス・ジャパン(株) テストプランから実装・出荷・そして歩留まり解析まで!メンター・グラフィックスのテストソリューション |
IP デナリソフトウエア(株) 高速高性能システム向けPCI Express Gen3 IPの活用例 |
日本ワンスピン・ソリューションズ(株) オペレーションレベル、トランザクションレベルの網羅的検証を容易化し、スピードアップするためのフォーマルABV最新技術 |
10:30 〜 11:15 | 1月28日 | |||
| 11:30 〜 12:15 | サイバネットシステム(株) 高位合成: Bluespecによる実行可能仕様書から検証済みRTLへのリファイン |
カーボン・デザイン・システムズ・ジャパン(株) Solving The System Model Challenge |
日本シノプシス合同会社 スタティック・サインオフ統合環境:STA/SI/パワー/AOCVM/SSTAを実現するPrimeTimeファミリー最新情報 |
AMS メンター・グラフィックス・ジャパン(株) ICレベルからシステムレベルのミックスシグナル検証のご紹介 |
Functional CyberTec(株) JASPER社 進化するフォーマル検証 アーキテクチャーからポストシリコンまで! |
IP デナリソフトウエア(株) IPを活用したメモリサブシステムのシステム最適化 |
メンター・グラフィックス・ジャパン(株) パッケージ・基板・筐体の熱設計を協調支援するシミュレーションパッケージ FloTHERMシリーズ |
11:30 〜 12:15 | |||
| 12:30 〜 13:15 | サイバネットシステム(株) Bluespec Models Enable Early Emulation |
イノテック(株) Duolog Technologies社 「包括的なチップインテグレーション手法について」 |
タナーリサーチジャパン(株) 低コストで信頼性の高いアナログIC設計環境を構築する方法とは? |
AMS バークレー・デザイン・オートメーション(株) Delivering Analog, RF, and Mixed-Signal Verification Efficiency |
Functional 日本シノプシス合同会社 今日から始める検証メソドロジ入門 |
IP アトレンタ(株) IPの利用を効率化する1Team-Genesisによる SoCインテグレーション |
アンソフト・ジャパン(株) これからの省エネ・エコを考慮した設計 ーアンソフト製品最新情報とSI/PI/EMC解析およびアンシス製品との熱連成解析ー |
12:30 〜 13:15 | |||
| 13:30 〜 14:15 | フォルテ・デザイン・システムズ(株) SystemC動作合成ツール「Cynthesizer v4.0」の最新技術動向およびCellMath Designerの紹介 |
(株)トプスシステムズ 省エネを追及するELS設計! Android〜リアルタイム・レイトレーシング |
日本ケイデンス・デザイン・システムズ社 デジタルインプリの設計観が変わる! 新時代設計に向けたEDI System 9.1 |
AMS アットデザインリンクス(株) Complete Stress Enhanced MOSFET Model Extraction and Validation |
Functional デナリソフトウエア(株) USB3.0デザイン検証の効率的な進め方 |
LowPower カリプト・デザイン・システムズ(株) RTLにおける消費電力最適化ツールPowerProファミリの紹介 |
日本イヴ(株) マルチコア時代の新たな検証危機へのソリューション:ZeBu-Server |
(株)半導体理工学研究センター(STARC) 世界をリードする”STARC の革新的設計技術と標準化” |
13:30 〜 14:15 | ||
| 14:30 〜 15:15 | アトレンタ(株) 設計者の能力を最大限に引き出す "Atrenta RTL Desktop" |
イノテック(株) ASICをより柔軟にし製品設計のコストを削減する ASIPの設計手法のご紹介 |
日本シノプシス合同会社 インデザイン・レール解析:インプリメントと並行して実行できるパワー・インテグリティ検証によりTATを削減するIRドロップ/EM検証ツール PrimeRail |
AMS 日本ケイデンス・デザイン・システムズ社 きちんと検証! AMS設計のアサーション手法 |
Functional 日本ケイデンス・デザイン・システムズ社 メトリクス・ドリブン検証って何ですか? うまく使おうOVM |
日本ケイデンス・デザイン・システムズ社 全部できる! Encounterデジタルサインオフ解析ラインアップ |
(株)半導体理工学研究センター(STARC) 世界をリードする”STARC の革新的設計技術と標準化” |
14:30 〜 15:15 | |||
| 15:30 〜 16:15 | 日本シノプシス合同会社 最新ラピッド・プロトタイピング検証:短期間/低コストで実行できるシステム評価/検証 |
イノテック(株) Arteris社が提供する次世代SoCインターコネクト ”Network on Chip”のご紹介 |
日本ケイデンス・デザイン・システムズ社 短納期実現! Conformal を使用したECO環境の構築 |
PCB (株)エーイーティー 信号品質確保のための電磁界シミュレーション |
Functional メンター・グラフィックス・ジャパン(株) 網羅的テストからカバレッジ・クロージャまで、しっかり支えるOVM |
DFM TOOL(株) 設計現場で活用できるLAVIS適用事例を一挙公開 ! 〜 LAVISを使いこなしてコストを削減、TATも短縮 〜 |
イノテック(株) 高速インターフェース搭載、中小量対応、低コスト高性能ASICのご紹介 |
15:30 〜 16:15 | |||
| 16:30 〜 17:15 | メンター・グラフィックス・ジャパン(株) ESL設計メソドロジによる高抽象度最適ハードウェア設計と検証手法 |
アトレンタ(株) SpyGlassによる設計再利用のための品質管理手法 |
日本シノプシス合同会社 IC Compiler/Galaxyデザイン・プラットフォームが先進のデザインで選ばれる理由とは!? |
PCB メンター・グラフィックス・ジャパン(株) ICピンプランニングから見直すPCB設計工程 |
日本シノプシス合同会社 製造工程直結のSoC開発プラットフォーム:製造実績の豊富な設計フロー/業界最先端のサブフロー/テクノロジデータとIPの最適化/設計プロジェクト管理機能を統合するLynx Design System |
16:30 〜 17:15 | |||||
出展をご検討の方 | 個人情報保護方針 | 著作権について | お問い合わせ / ご意見・ご要望 | サイトマップ
![Electronic Design and Solution Fair [EDSフェア]](../common/img/logo_header.gif){kind=logo}